Энергонезависимое оперативное запоминающее устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 22.04.81 (21) 3314512/18-24 )$1) M.Кд з с присоединением заявки №вЂ” (23) Приоритет

G 11 С 13./00

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 3 011 8 2 Бюллетень ¹ 4 4

Дата опубликования описания 30.11.82

1УДК 681.327 (088. 8) (72) Авторы изобретения

В.А. Легоньков, М.Е. Савостьянов и В.К. НиКитин .1 ..:, 1

Смоленское специальное конструкторско-технологическое бюро Спецавтоматика Производственного объединения Центрспецавтоматика (71) Заявитель (54) ЭНЕРГОНЕЗАВИСИМОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

Изобретение относится к запомина ющим устройствам.

Известно энергонезависимое опера- . тивное запоминающее устройство, в котором применяются батарейные источники питания для поддержания рабочего напряжения.при отключении питающей сети jl).

Недостаток этого устройства — низ- 1О кая надежность.

Наиболее близким техническим решением к предлагаемому является энергонезависимое оперативное запоминающее устройство, содержащее блоки основной и вспомогательной памяти, управляющими входами подключенные к соответствующим выходам блока управления, шину обращения, кодовые шины адреса и счетчик, входы тактов и обнуления которого, а также выход переполнения подключены к блоку управле ния (2).

Недостаток известного устройства заключается в том, что время, необходимое для перезаписи информации из 25 основной памяти во вспомогательную, определяется длительностью цикла записи вспомогательной памяти и разрядностью регистра адреса блока вспомогательной памяти, что делает невоз- ЗО можным значительное увеличение объема памяти устройства и не позволяет применить в качестве вспомогательной памяти энергонезависимые электрически перепрограммируемые полупроводниковые полупостоянные запоминающие элементы на основе МНОП-структур, за счет чего снижается надежность устройства.

Цель изобретения — повышение надежности и информационной емкости устройства при условии сохранения значения времени перезаписи в допустимых пределах.

Поставленная цель достигается тем, что в энергонезависимое оперативное запоминающее устройство, содержащее основной блок памяти, первый счетчик и дополнительный блок памяти, выходы которого соединены с информационными входами основного блока памяти, причем управляющие входы блоков памяти, входы установки в нулевое состояние и тактовый вход счетчика соединены с одними из выходов блока управления, введены второй счетчик, блоки ;екодирования информации и регистры, причем выход переполнения первого счетчика подключен к счетному входу второго счетчика, выходы и информационные

978193 входы регистров соединены соответственно с информационными входами дополнительного блока памяти и выходами основного блока памяти, адресные входы которого подключены к разрядным выходам первого и второго счетчиков, 5 адресные входы дополнительного блока памяти и информационные входы блоков декодирования информации соединены ,соответственно с разрядными выходами второго и перво o счетчиков, выходы 10

/ первого и второго блоков декодирования информации подключены соответственно к входам разрешения записи регистрог и к входам разрешения.обращения дополнительного блока памяти, входы синхронизации блоков декодироВания информацииq регистров и допол блока памяти и тактовые входь> и входы управления предварительной уста ..овкой с гетчиков соединены @ соответственно с другими выходами. бло! а "":1равления одни из входов ко

".;oðîãо подключены к выходам переполнения счетчиков, входы предварительной ус.>ановки которых являются адресн..ми входами устройства.

Па фиг. 1 представлена структурная схема устройства; на фиг, 2-4 функциональные схемы блока управления.

Устройство содержит (фиг. 1) основной 1 и дополнительный 2 блоки памяти, блок 3 управления со входом

Обращения адресные входы 5 и инфор"

i5ñ мационные входы 6 основ>лого блока памяти„первый 7 и второй 8 счетчики, первый 9 и второй 10 блоки декодирования информации и регистры 11.

Дополнительный блок памяти разделен нз. и одинаковых частей 12 разряд- 40 ностью к каждая (где и и к — целые числа). Устройство содержит также входы 13 разрешения обращения дополнительного блока памяти, входы 14 разрешения записи регистров, тактовые 45 входы 15 и входы 16 обнуления и 17 управления предварительной установкой счетчиков, выходы 18 и 19 переполнения первого и второго счетчиков соответственно . 50

Блок управления состоит из блока

20 (фиг. 2) управления дополнительным блоком памяти, блока 21 (фиг. 3) управления основным блоком памяти и блока 22 обращения (фиг. 4).

Блок управления дополнительным блоком памяти содержит узел 23 контроля питающего напряжения, состоящего из диода 24, конденсатора 25, тиристорного оптрона 26, резисторов

27-29 и конденсатора 30, генератор импульсов 31, элемент НЕ 32, Д-триггеры 33-38, RS-триггеры 39-43, счетчики 44-46, сдвиговые регистры 47,48, блок декодирования 49, ключи 50 согласования уровней, формирователи 51- 6->

54 импульсов и элементы И 55-64, ИЛИ 65-74 и 2И-ИЛИ 75-77.

Блок управления основным блоком памяти содержит Д-триггеры 78-80, сдвиговые регистры 81-83, блок 84 декодирования, элемент 85 задержки и элементы И 86,87,HJIH 88 и И-ИЛИ 89,90.

Блок обращения состоит из ключей

91 согласования уровней сигналов, блоков декодирования 92, 93, регистра 94 команд, счетчика 95, Д-триггера 96, схемы 97 сравнения номера устройства, узла 98 набора номера устройств, формирователя 99 импульсов и элементов И 100-105, и ИЛИ 106-108.

Основной блок 1 памяти может быть выпслнен на быстродействующих полупроводниковых микросхемах памяти, а дополнительный блок 2 памяти — на электрически перепрограммируемых полупостоянных запоминающих элементах на основе МНОП-структур.

Устройство работает следующим образом.

В случае снижения напряжения питания до определенной величины блок 3 управления запрещает обращение к устройству, переключает блоки 1 и 2 па.мяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. После этого блок 3 посылает импульсы тактов на вход 15 счетчика 7 и разрешает работу блока 9. Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующие регистры 11. При этом выбор нужного регистра 11 осуществляется блоком 9, а синхронизация записи — блоком 3.

При появлении импульса переполнения на. выходе 18 счетчика 7, что соответствует заполнению последнего из и регистров 11, блок 3 прекращает подачу импульсов тактов и производит пепезапись содержимого регистров 11 параллельно в п частей 12 блока 2 памяти в соответствии с выставленньм на выходах счетчика 8 адресным кодом, который в данном случае обеспечивает запись информации в первые ячейки ка>кдой из и частей 12. При этом блок 3 запрещает работу блока 9, а блок 10 устанавливается в режим одновременного разрешения обращения ко всем частям 12 блока 2. По окончании записи блок 3 повторяет описанный выше цикл, причем содержимое счетчика 8 увеличивается на единицу каждым импульсов переполнения счетчика 7.

Появление импульса переполнения на выходе 19 счетчика 8 свидетельствует об окончании. перезаписи содержимого блока 1 в блок 2. Блок 3 прекращает подачу импульсов тактов и запрещает работу блоков 9 и 10. Блок 2 памяти хранит информацию при отсутствии питающего напряжения.

978193

При достижении напряжением питания минимально допустимой величины блок 3 обнуляет счетчики 7 и 8 по входу 16, переключает блоки 1 и 2 памяти в режимы записи и чтения соответственно, а затем подает импульсы тактов на вход 15 счетчика 7 и переключает блок 10 в режим декодирования.

При этом блок 3 осуществляет последовательное считывание информации из блока 2 в блок 1. Появление импуль- 10 са переполнения на выходе 19 счетчика 8 свидетельствует об окончании перезаписи информации иэ блока 2 в блок 1. Блок 3 запрещает работу блоков 9 и 10 и разрешает любой режим обращения к запоминающему устройству.

В данном устройстве периферийные по отношению к нему устройства имеют прямой доступ только к блоку 1 памя ти, при этом начальный адрес ячейки, 20 к которой происходит обращение, записывается в счетчики 7 и 8.по входам 5 адреса по импульсу предварительной установки, вырабатываемому блоком 3 управления. 25

Так как перезапись информации из регистров 11 в блок 2 производится параллельно в и частей 12 блока 2, а длительность цикла считывания блока 1 много. меньше длительности цикла записи в блок 2, то время, необходимое для перезаписи информации, равно Т = Тц 2"Р где К вЂ” разрядность адреса каждой части 12, блока 2.

Время перезаписи зависит от разряд- 35 ности частей 12 блока 2, т.е. в конечном итоге от дискретности разбиения поля памяти блока 2. Объем памяти блока 2 определяется объемом данных, которые необходимо сохранить при. отключении питания и может быть равным объему памяти блока 1, причем объем переписываемых данных определяется местом подключения выхода 18 переполнения счетчика 7 ко входу счетчика 8. Дискретность разбиения блока - 45 ,2 определяется требуемым временем перезаписи.

Таким образом, время перезаписи информации не зависит от разрядности регистров 11 и общего объема памяти 50 устройства, что позволяет увеличивать информационную емкость устрой-. ства и сочетать быстродействие основного блока 1 памяти с возможностью хранения информации в блоке 2 памяти 55 при отключении питания, причем ресурс циклов перезаписи блока 2 расходуется только в моменты отключения питания, за счет чего повышается надежность устройства.

Технико-экономическое преимущество предлагаемого устройства заключается в более высокой надежности и воэможности повышения информационной емкости по сравнению с прототипом.

Формула изобретения

Энергонезависимое оперативное запоминающее устройство, содержащее основной блок памяти, первый счетчик и дополнительный блок памяти, выходи которого соединены с информационными входами основного блока памяти, причем управляющие входы блоков памяти, входы установки в нулевое состояние и тактовый вход счетчика соединены с одними из выходов блока управления, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и информационной емкости устройства, в него введены второй счетчик, блоки декодирования информации и регистры, причем выход переполнения первого счетчика подключен к счетному входу второго счетчика, выходы и информационные входы егистров соединены соответственно с информационными входами дополнительного блока памяти и выходами основного блока памяти, адресные входы которого подключены к разрядным выходам первого и второго счетчиков, адресные входы дополнительного блока памяти и информационные входы блоков декодирования информации соединены соответственно с разрядными выходами второго и первого счетчиков, выходы первого и второгс блоков декодирования информации подключены соответственно к входам разрешения записи регистров и к входам разрешения обращения дополнительного блока памяти, входы синхронизации блоков декодирования информации, регистров и дополнительного блока памяти и тактовые входы и входы управ.ления предварительной установкой счетчиков соединены соответственно с другими выходами блока управления, одни из входов которого подключены к выходам переполнения счетчиков, входы предварительной установки которых являются адресными входами устройства.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ Р 2415029, кл. G 11 С 7/00, опублик. 1977.

2. Авторское свидетельство СССР

9 590824, кл. G 11 С 11/00, 1976 (прототип).

978193

Составитель T. Зайцева

Редактор И. Ковальчук Техред Л.Пекарь Корректор М. Коста

Заказ 9227/67 Тираж 622 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4