Пересчетная декада

 

О П И С А Н И Е < 982199

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6! ) Дополнительное к авт. свнд-ву (22) Заявлено 25.05,81 (21) 3298484/18-21 с присоединением заявки Рй (23) Приоритет (53)М. Кл.

Н 03 K 23/00

Рмударстееккые квинтет

СССР

60 делам кзабретений н откритнй

Опубликовано 15.12.82, Бюллетень №4б

Дата опубликования описания 15 12 82 (53) УДК 621.374..32 (088.8) (72) Автор изобретения

И. И. Паньков (71) Заявитель (54) ПЕРЕСЧЕТНАЯ ДЕКАДА

Изобретение относится к устройствам подсчета импульсных сигналов и может быть использовано в измерительных и вычислительных системах с индикацией результатов.

Известны пересчетные декады, содержащие счетчик на четырех триггерах и дешифратор, 5 требующий для своего построения десяти логических элементов с общим числом входов не менее тридцати (1).

Недостатком этих пересчетных декад является необходимость относительно больших затрат оборудования для их реализации.

Известна также пересчетная декада, содержащая дешифратор, четыре триггера и элемент

ИЛИ, первый вход которого соединен с прямым выходом четвертого триггера, первый и второй управляющие входы которого соединены соответственно с прямым и инверсным выходами третьего триггера, счетный вход первого триггера соединен со счетным входом пересчетной декады, а прямые и инверсные выходы триггеров соединены с входами дешифратора, выходы которого соединены с входами элемента индикации (2).

Недостатком этой пересчетной декады явля- ется относительно низкая экономичность, что связано с необходимостью использования сравнительно сложного дешифратора.

Цель изобретения — повышение экономичности пересчетной декады.

Поставленная цель достигается тем, что в пересчетной декаде, содержащей дешифратор, четыре триггера и элемент ИЛИ, первый вход которого соединен с прямым выходом четвертого триггера, первый и второй управляющий входы которого соединены соответственно с прямым и инверсным выходами третьего триггера, счетный вход первого триггера соединен со счетным входом пересчетной декады, а прямые и инверсные выходы триггеров соединены с входами дешифратора, выходы которого соединены с входами элемента индикации, счетный вход пересчетного устройства соединен со счетными входами второго третьего и четвертого триггеров, прямой выход первого триггера соединен с первым управляющим входом второго триггера, второе управляющий вход которого соединен с ин982199 версным выходом четвертого триггера и пер вым управляющим входом третьего триггера второй управляющий вход и инверсный выход которого соединены соответственно с инверсным выходом второго триггера и 5 вторым входом элемента ИЛИ, выход которого соединен с управляющим входом первого триггера, Кроме того, дешифратор содержит десять элементов И, выходы которых соединены с >0 выходами дешифратора, первый вход которого соединен с первыми входами второго и четвертого элементов И, второй вход дешифратора соединен с первыми входами третьего, седьмого и восьмого элементов И, третий вход15 дешифратора соединен с первыми входами пятого, шестого и десятого элементов И, четвертый вход дешифратора соединен с вторыми входами седьмого и восьмого элементов И и первым входом девятого элемента И, пя- щ тый вход дешифратора соединен с первым входом первого элемента И и вторыми входами четвертого и десятого элементов И, шестой вход дешифратора соединен с вторыми входами третьего и девятого элементов

И и третьим входом восьмого элемента И, седьмой вход дешифратора соединен с вторыми входами первого, второго и пятого элементов И, а восьмой вход дешифратора соединен с третьими входами третьего, седьмого и девятого элементов И.

На чертеже показана структурная схема пересчетной декады.

Пересчетная декада содержит дешифратор 1, четыре триггера 2 — 5 и элемент ИЛИ 6, первый вход которого соединен с прямым вы35 ходом четвертого триггера 5, первый и второй управляющие входы которого соединены соответственно с прямым и инверсным выходами третьего триггера 4, счетный вход

40 первого триггера 2 соединен со счетным входом 7 пересчетной декады, а прямые и инверсные выходы триггеров 2 — 5 соединены с входами дешифратора 1, выходы которого соединены с входами элемента индикации 8.

Счетный вход 7 пересчетного устройства соединен со счетными входами второго 3, третьего 4 и четвертого 5 триггеров, прямой выход первого триггера 2 соединен с первым управляющим входом второго триггера 3, второй управляющий вход которого соединен с инверсным выходом четвертого триггера 5 и первым управляющим входом третьего

4 триггера 4, второи управляющии вход и инверсный выход которого соединен соответственно с инверсным выходом второго триггера 3 и вторым входом элемента ИЛИ, 6, выход которого соединен с управляющим входом первого триггера 2.

Дешифратор 1 содержит десять элементов

И 9 — 12, выходы которых соединены с выходами дешифратора 1, первый вход которого соединен с первыми входами второго 10 и четвертого 12 элементов И, второй вход дешифратора 1 соединен с первыми входами третьего 11, седьмого 15 и восьмого 16 элементов И, третий вход дешифратора 1 соединен с первыми входами пятого 13, шестого

14 и десятого 18 элементов И, четвертый выход дешифратора 1 соединен с вторыми входами седьмого 15 и восьмого 16 элементов

И и первым входом девятого элемента И 17, пятый вход дешифратора 1 соединен с первым входом первого элемента И 9 и вторыми входами четвертого 12 и десятого 18 элементов

И„шестой вход дешифратора 1 соединен с входами третьего 11 и девятого 17 элементов И и третьим входом восьмого элемента И 16, седьмой вход дешифратора 1 соединен с вторыми входами первого 9, второго

10 и пятого 13 элементов И, а восьмой вход дешифратора 1 соединен с третьими входами третьего 11, седьмого 15 и девятого 17 элементов И.

Пересчетная декада работает следующим образом.

При поступлении входных импульсов на вход 7 счетчик, образованный триггерами, переключается в соответствии с таблицей. Правее каждого значения состояний счетчика приведены значения функций выходов дешифратора, преобразующего код счетчика в унитарный десятичный, что приводит к зажиганию соответствующей цифры индикатора.

Синхронность работы всех разрядОв счетчика и одноступенчатость дешифратора обеспечивает при высоком быстродействии декады исключение ложных сигналов на выходе дешифратора.

Использование счетчика, работающего в выбранном коде и имеющего структурную схему, показанную на чертеже, позволяет использовать дешифратор с общим числом вхо-. дов, равным двадцати четырем, что обеспечивает не только большую экономичность, но и снижение нагрузки на триггеры.

982199 виение стояние счетчика аз

Г1 ходов д шифратора

21.421

321

432

43

431

Формула изобретения

1. Пересчетная декада, содержащая дешифратор, четыре триггера и элемент ИЛИ, первый вход которого соединен с прямым выходом четвертого триггера, первый и второй управляющие входы которого соединены соответственно с прямым и инверсным выходами третьего триггера, счетный вход первого триггера соединен со счетным входом пересчетной декады, а прямые и инверсные выходы триггеров соединены с входами дешифратора, выходы которого соединены с входами элемента индикации, отличающаяся тем, что, с целью повышения экономичности, счетный вход пересчетного устройства соединен со счетными входами второго, третьего и четвертого триггеров, прямой выход первого триггера соединен с первым управляющим входом второго триггера, второй управляющий вход которого соединен с инверсным выходом чет, вертого триггера и первым управляющим входом третьего триггера второй управляющий вход и инверсный выход которого соединены соответственно с инверсным выходом второго триггера и вторым входом элемента

ИЛИ, выход которого соединен с управляюИ щим входом первого триггера.

2. Пересчетная декада по и. 1, о т л и ч аю щ а я с я тем, что дешифратор содержит десять элементов И, выходы которых соединены с выходами дешифратора, первый вход которого соединен с первыми входами второго и четвертого элементов И, второй вход дешифратора соединен с первыми входами третьего, седьмого и восьмого элементов И, третий вход дешифратора соединен с первыми входами пятого, шестого и десятого элементов, И, четвертый вход дешифратора соединен с вторыми входами седьмого и восьмого weментов И и первым входом девятого элемента И, пятый вход дешифратора соединен с первым входом первого элемента И и вторыми входами четвертого и десятого элементов И, шестой вход дешифратора соединен с вторыми входами третьего и девятого элементов И и третьим входом восьмого элемента И, седьмой вход дешифратора соединен с вторыми входами первого, второго и лятого элементов И, а восьмой вход дешифратора соединен с третьими входами третьего, седьмого и девятого элементов И.

Источники информации, принятые во внимание при экспертизе

1, Будинский Я. Логические цепи в цифровой технике. M., "Связь", 1977, с. 103, рис. 5-5.

2. Тычино К. К. Пересчетные декады. М., "Энергия™, 1976, с. 36 — 38, рис. 23 (прототип).

9&2199

Составитель О. Скворцов

Техред Ж.Кастелевич Корректор О Билак

Редактор К. Волощук

Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьпий

113035, Москва, Ж-35, Раушская наб., д. 4/5 Заказ 9739/79

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4