Запоминающее устройство с самоконтролем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

gi) 3 00 1 1 74 (61) Дополнительное к авт. свид-ву (22) Заявлено 05. 10. 81 (21) 3342 361/18-24

Р М К з с присоединением заявки Нов

G 11 С 11/00

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет(53) удн ьв .з27 (086. 8) Опубликовано 2802.83. Бюллетень М 8

Дата опубликования описания 2802,83 (72) Авторы изобретения

Е.Ф.Колесник, И.В.Тужилова и В.. (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С . САМОКОНТРОЛЕМ

Изобретение относится к запоминаю:щим устройствам.

Известно запоминающее устройство с самоконтролем, которое содержит идентичные запоминающие блоки, входные и выходные коммутаторы, коммутатор, блоки свертки по модулю два, блок поразрядного сравнения и блок управления (11.

Недостатками этого устройства являются сложность и низкое быстродей-, ствие.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с самоконтролем, содержащее идентичные блоки ° памяти, схеьы поразрядного сравнения, формирователь сигнала отказа, блоки контроля, блок задержки строба считывания, входные шины, управляющую шину и выходные шины, причем выходы блоков памяти соединены с информационными входами блоков контроля, входы схем поразрядного сравнения соединены с выходами блоков памяти, контроля и блока задержки строба, а выходы схем поразрядного. сравнения соединены с выходными шинами и первым входом формирователя сигнала отказа, другие входы которого соединены с выходами блоков контроля, выходы формирователя сигнала отказа соединены с управляющими входами блоков контроля и одним иэ входов блока задержки строба считывания, другой вход кото- . рого соединен с управляющей шиной1 2.).

Недостатком этого устройства является низкое быстродействие вследствие того, что блок задержки строба считывания задерживает управляющий сигнал на максимально допустимое время, необходимое для выборки информации из блоков памяти, хотя реальное время выборки информации оказывается значительно меньшим.

Цель изобретения . — повышение быстродействия запоминающего устройства.

Поставленная цель достигается тем, что.в запоминающее устройство с самоконтролем, содержащее блоки памяти,- блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен k управляющему выходу схем сравнения, а другие входы соединены с-выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов отказа подключен к первым управляющим входам блоков контроля, информа1001174 ционные входы которых соединены с выходами блоков памяти, вход блока задержки и и нформацио нные выходы схемы сравнения являются соответстве н но упр авляющим входом и выходами устройства, введены генератор сигналов и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые входы элементов И соединены соответствен В с выходами блоков памяти, а выходы - о соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к входу блока задержки, выход которого соединен с вторыми управляющими входа- 15 ми блоков контроля.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит блоки 1 памяти, схему 2 сравнения, формирователь 70

3 сигналов отказа, блоки 4 контроля, блок 5 задержки, управляющий вход б, адресные входы 7 и выходы 8 устройства, генератор 9 сигналов и. элементы И 10 по числу выходов блоков памяти.

Устройство работает следующим образом.

При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б, запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей ин- 40 формации. Если переходные процессы в блоках 1 памяти еще не закончились, то информация на выходах блоков 1 случайна и не одинакова, при этом в схеме 2 сравнения нет совпадения ин- 45 формации. Следующий сигнал с выхода гейератора 9 вновь разрешает прохождение информации из блоков 1 через элементы И 10 в схему 2, и так до того момента, пока переходные процес-5р сы в блоках 1 не закончатся и . на выходах блоков 1 памяти не установится истинная информация.

При этом в случае исправной работы при приходе очередного сигнала с генератора 9 в схеме 2 сравнения происходит совпадение информации, схема 2 выдает сигнал о совпадении в формирователь 3, информация из блоков

1 считывается на выходы 8.

В случае неисправной работы одного из блоков 1 в схеме 2 сравнения по сигналам от генератора 9 не происходит совпадения информации. Тогда через максимальное время, необходи- 65 мое для завершения переходных процес- сов в блоках 1, на выходе блока 5 появляется сигнал, запускающий блоки

4, которые производят свертку поступающей из блоков 1 информации и сравнение результата с контрольными разрядами, хранящимися в блоках 1. На выходах блоков 4 появляются сигналы об исправности или неисправности блоков 1 памяти, которые одновременно со считанной из блоков 1 информацией поступают в схему 2, раз решают прохождение информации.на выходе 8 от исправного блока 1 и блокируют информацию с неисправного блока 1.

Таким образом, через схему 2 про:изводится выдача верной информации на выходы 8.

При этом формирователь 3 формирует сигнал о наличии в блоках 1 ошибки.

Следовательно, в предлагаемом запоминающем устройстве с самоконтролем при его исправной работе быстродействие определяется реальными задержками в блоках 1 памяти. В случае отказа одного из блоков 1 памяти быстродействие устройства — не ниже быстродействия прототипа.

Технико-экономическое преимущество предлагаемого устройства заключается в его более высоком быстродействии по сравнению с прототипом.

Формула изобретения

Запоминающее устройство с самоконтролем, содержащее блоки памяти, блок задержки, схему сравнения, блоки контроля и формирователь сигналов отказа, один из входов которого подключен к управляющему выходу схемы сравнения, а другие входы соединены с выходами блоков контроля и управляющими входами схемы сравнения, выход формирователя сигналов отказа подключен к .первым управляющим входам блоков контроля, информационные входы которых соединены с выходами блоков памятИ, вход блока задержки и информационные выходы схемы сравнения яв:» ляются соответственно управляющим входом и выходами устройства, о т— л и чающее с я тем, что, с целью повышения быстродействия устройства, в него введены генератор сигналов и элементы И, причем первые входы элементов И подключены к выходу генератора сигналов, вторые вхо-, ды элементов И соединены соответственно с выходами блоков памяти, а выходы - соответственно с информационными входами схемы сравнения, вход генератора сигналов подключен к вхо1001174

Составитель Т.Зайцева

Редактор A,Âoðoâè÷ Техред T,Ìàòî÷êà Корректор В.Бутяга

Заказ 1406/60 Тираж 592 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4 ду блока задержки, выход которого соединен с вторыми управляющими входами блоков контроля.

Источники информации, принятые во внимание при экспертизе

1 ° Авторское Р 589623, кл. С

2. Авторское

„Л 696545, кл. G (прототип). свидетельство СССР

11 С 29/00, 1978. свидетельство СССР

11 С 29 100, 1979