Динамический инвертор

 

ДИНАМИЧЕС1а1Й ИНВЕРТОР, содержащий информациоиный транзистор, сток которого подключен к выходной шине, затвор - к входной шине, а исток - к общей шине, запоминающий конденсатор, подключенный между выходной шиной и общей шиной,и раздел тельный конденсатор, один вывод ко-, торого подключен к шине тактовые: сигналов, отличающийся тем, что, с целью повышения надежности функционирования, в него введены два транзистора, один из которых включен в резистивном включении между вторьо выводсж разделительного конденсатора и выходной шиной, а второй включен между затвором тран зистора в резистивном включении и общей шиной, при этом затвор второго транзистора подключен к входной шине. (Л С

СОЮЗ СОВЕТСКИХ

«ИЦ

РЕСПУБЛИК

Зван 03К1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬЙЗФ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOIVP СВИДЕТЕЛЬСТВУ (21) 3374424/18-21 (22) 04.01.82 (4.6) 15.06.83. Бюл. 9 22 (72) A.A. Бадалян и Д.М. Затикян (53) 621.374(088. 8) (56) 1. Караханян Э.P. Динамические . элементы ЭВМ со структурой МДП. М., "Советское радио", 1979, с. 104, рис. 32.

2. Там же. с. 106, рис. 33. (54) (57) ДИНАМИЧЕСКИЙ ИНВЕРТОР, содержащий информационный транзистор, сток которого подключен к выходной шине, затвор — к входной шине, а исток - к общей шине, запоминающий

„„Su„„1023659 А конденсатор, подключенный между выходной шиной и общей шиной,и разделительный конденсатор, один вывод ко-, торого подключен к шине тактовых сигналов, отличающийся тем, что, с целью повышения надежности функционирования, в него введены два транзистора, один из которых включен s резистивном включении . между вторым выводом разделительного конденсатора и выходной шиной, а второй включен между затвором .тран зистора в резистивном включении и общей шиной, при этом затвор второго транзистора подключен к входной шине.

1023б59

Изобретение относится к вычисли-. тельной технике и может быть использовано для построения узлов и блоков ЭВМ.

Известен динамический элемент, содержащий последовательно включенные 5 транзистор связи и информационный транзистор между выходной шиной и общей шиной, запоминающий конденсатор, включенный между выходной шиной и общей шиной, и дополнитель- 10 ный конденсатор, включенный между затвором и истоком транзистора связи, при этом затвор информационного транзистора подключен к входной шине, а затвор транзистора связи- 35 в шине тактовых сигналов (1) .

Недостатком известного устройства является то, что вследствие наличия дифференцирующей цепи: шина тактовых сигналов - дополнительнь|й конденсатор - информационный транзис- тор, на выходе устройства появляются выбросы напряжения, что снижает надежность работы устройства.

Известен динамический инвертор, содержаший информационный транзистор, сток которого подключен к выходной шине, затвор - к входной шине, а исток - к общей шине, запоминающей конденсатор, подключенный между выходной шиной и общей шиной, и разделительный конденсатор, один вывод которого .подключен к шине тактовых сигналов, а второй - к выходной шине Г2) .

Недостатком этого устройства 35 является то, что вследствие наличия дифференцирующей цепи: шина тактовых сигналов = дополнительный конденсатор - информационннй транзистор„ на выходе устройства появляются выб- 40 росы напряжения, что снижает надежность устройства.

Известен динамический инвертор, содержащий информационный транзистор, сток которого подключен к.выходной шине, затвор — к входной шине, а исток - к общей шине, запоминающей конденсатор, подключенный между выходной шиной и общей шиной, и разделительный конденсатор, один вывод которого подключен к шине тактовых сигналов, а второй - к выходной шине (2) .

Недостатком этого устройства является также наличие выбросов напряжения, которые поступают на выход устройства в виде помехи, кот да на вход поступает напряжение логической единицы, что снижает надежность работы устройства.

Кроме того, информация на выходе 6Î инвертора существует только во время действия тактовых импульсов.

Цель изобретения — повышение надежности работы динамического инвер тора ° 65 поставленная цель достигается тэ" .,- что в динамический инвертор, содержащий информационный транзистор, сток которого подключен к выходной шине, затвор = к входной шине, а. исток - к общей шине„ запоминающий конденсатор, подключенный между выходной шиной и общей шиной, и разделительный конденсатор, один вывОд котОрогО подключен к шине тактовых сигналов, введены два транзистора, один иэ- которых включен в резистивном включении между вторым выводом разделительного конденсатора и выходной шиной, а второй включен между затвором транзистора в резистивном включении и общей шиной, при этом затвор второго транзистора подключен к входной мине.

На фиг. 1 представлена электричек".àÿ принципиальная схема динамического инвертора; Hà фиг. 2 и 3 логические элементы 2И-НЕ и 2ИЛИ-HE„ реализованные на основе динамическо:го инвертора.

В предлагаемом динамическом инвер: торе сток информационного транзисто=ра 1 подключен к выходной шине 2в затворно входной шине 3„. а исток к общей шине 4. Запоминающий конденсатор 5 подключен между шинами 2 и 4.

Разделительный конденсатор б и транзистор в резистивном включении 7 последовательно включены между шиной тактовых сигналов 8 и выходной шиной 2. Сток второго дополнительного транзистора 9 подключен к затвору транзистора 7, затвор - по входной шине 3, а исток - к общей шине 4.

Устройство работает следующим образом.

При поступлении на входную шику

3 напряжения логического нуля транзисторы 1 и 9 закрыты. Во время действия тактового сигнала шина 8) конденсатор 5 заряжается до напряженияр ОпределяемОго емкОстнмч дели» телем из конденсаторов 5 и 6. При поступления на входную шину 3 напряжения логической единицы открываются транзисторы 1 и 9. Транзистор

7 закрыт, так как на его затворе нулевой потенциал пои открытом транзисторе 9. Конденсатор 5 заряжается через открычряй транзистор 1 ч на выходной шине 2 формируется сос-= тояние логического нуля. Так как транзистор 7 закрыт, тактовый си1нал не проходит на выход устройства.

Поэтому при поступлении напряжения логической единицы на шину 3 на выходе устройства отсутствуют. выбросы напряжения, снижающие надежность работы инвертора.

Для формирования на выходе уст= ройства уровня напряжени.- логичес=

ZOZg65Э

1, Г

Составитель Л. Петро-а

Редактор A. Гулько Техред а. Неце Корректор А.Ильин

Заказ 4240/50 Тираж 936 Подписное

RHH8I5t Государстве . ного каьп тета СССР по делам изобретений к открытий

113035, Москва, F.-35, Раушская наб., д. 4/5

Филиал PPII "Патент", г. Ужгород, ул. Проектная, 4 кой единицы емкость конденсатора 6 должна превышать в 4-5 раэ емкость конденсатора 5.

Таким образом, надежность работы устройства покушается вследствие отсутствия выбросов напряжения на выходе.

Информация на запоминающем конденсаторе существует как во время действия тактовых импульсов, так и в промежутке между ними.

В динамическом инверторе исполь5 зуется только источник тактовых сигналов.

Динамический инвертор Динамический инвертор Динамический инвертор 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в логических устройствах на комплементарных МДП транзисторах, его задачей является упрощение логического элемента, решаемой за счет изменения связей истоков первого n-МДП и второго p-МДП транзисторов 3 и 2, позволившего использовать общие p-канальный и n-канальный МДП ключи 5 и 6 для формирования логических состояний функции F по обоим выходам 10 ДИЗЪЮНКЦИЯ F с t (F+t) и 12 ЗАПРЕТ F по t (F)

Изобретение относится к цифровой вычислительной технике и может использоваться в МДП больщих интегральных схемах устройств каскадной логики

Изобретение относится к устройству включения более высоких напряжений на полупроводниковой интегральной схеме с первой последовательной схемой из первого p-канального и первого n-канального транзистора, которая включена между выводом для первого высокого и выводом для первого низкого потенциала, с второй последовательной схемой из второго p-канального и второго n-канального транзистора, которая включена между выводом для первого высокого потенциала и первым входным выводом, причем точка соединения обоих транзисторов первой последовательной схемы соединена с выводом затвора второго p-канального транзистора и образует вывод для выходного сигнала, причем точка соединения транзисторов второй последовательной схемы соединена с выводом затвора первого p-канального транзистора, и причем вывод затвора второго n-канального транзистора образует второй входной вывод

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к вычислительной технике и может быть использовано в МДП интегральных схемах при реализации арифметических и логических каскадных устройств

Изобретение относится к цифровой вычислительной технике и может быть использовано в КМДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных

Изобретение относится к области аналого-цифровой микроэлектроники и может быть использовано в прецизионных измерительных устройствах СВЧ диапазона

Изобретение относится к вычислительной технике
Наверх