Устройство для контроля полупроводниковой памяти

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОЛУПРОВОДНИКОВОЙ ПШЯТИ, содержащее генератор тактовых импульсов, дешифратор, анализатор сигналов, сумматор по модулю два, мультиплексор и счетчик импульсов, одни из входов которого подключены соответственно к входам дешифратора, одним из входов мультиплексора,(входам сумматора по модулю два и первому входу анализатора сигналов, второй вход которого и входсчетчика импульсов соединены с выходом генератора тактовых импульсов, причем выходы дешифратора, мультиплексора и сумматора по модулю два являются одними из выходов устройства, входом которого является третий вход анализатора сигналов, отличающеес я тем, что, с целью повышения надежности устройства, в него введены элемент Н-НЕ и элемент И, первый вход которого и входы элемента И-НЕ подклкхчены соответственно к другим выходам счетчика, выход элемента И соединен с другим входом I мультиплексора, второй вход с (Л выходом элемента И-НЕ, а первый вход элемента И соединен с другим с: выходом устройства.

(19) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

9(51) G ll С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3418265/18-25 (22) 07.04.82, (46) 30. 07. 83. Вюл. Ф 28

{ 72) Г.Х. Новик, Е.В.Друян и Ю. В . Удар цев (53) 681. 327 (088. 8)

{ 56) 1. Авторское свидетельство. СССР

9 771730„кл. G 11 С 29/00, 1978.

2. Авторское свидетельство СССР по заявке У 3242717/18-24, кл. G 11 С 29/00, 1981 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ, содержашее генератор тактовых импульсов, дешифратор, анализатор сигналов, сумматор по модулю два, мультиплексор и счетчик импульсов, одни из входов которого подключены соответственно к входам дешифратора, одним из входов мультиплексора, (входам сумматора по модулю два и первому входу анализатора сигналов, второй вход которого и вход счетчика импульсов соединены с выходом генератора тактовых импульсов, причем выходы дешифратора, мультиплексора и сумматора по модулю два являются одними из выходов устройства, входом которого является третий вход анализатора сигналов, о т л и ч а ю ш е е с я тем, что, с целью повышения надежности устройства, в него введены элемент. И-HE и элемент И, первый вход которого и входы элемента И-НЕ подключены соответственно к другим выходам счетчика, выход элемента И соединен с другим входом Я мультиплексора, второй вход — с выходом элемента И-НЕ, а первый вход элемента И соединен с другим выходом устройства. С:

1032481

Изобретение относится к вычислительной технике и может быть использовано для функционального контроля ка:< отдельных корпусов микросхем оперативных запоминающих устройств (.. „

ОЗУ „так и посторонних на их ос- нове массивов полупроводниковых

ОЗУ произвольной емкости и организации.

Известны устройства для контроля полупроводниковой памяти, содержащее генератор тактовых импульсов, генератор тестовой памяти, блок формирования временной диаграммы, ком<паратор, адресный мультиплексор, накопители и блок управления (1 .

Недостатками этого устройства являются большие аппаратурные затраты и невысокое; быстродействие.

Наиболее близким к предлагаемому является устройство для контроля полупровоцниковой памяти, содержашее генератор синхросигналов, вь|ход которого подключен к входу анализатора сигналов, второй вход которого является входом устройства, мультиплексор, выход которого является одним из выходов устройства, дешифратор, сумматоры по модулю два и счетчик, вход которого подключен к выходу генератора синхросигналов, а выходы соединены соответственно с входами дешифратора, одними из входов мультиплексора, входами сумматоров по модулю два и третьим входом анализатора сигналов, выход одного из сумматоров по модулю два соединен с другим входом мультиплексора, один из выходов дешифратора и выходы сумматоров по модулю два являются другими выходами устройства 2 ).

Недостатком данного устройства является невысокая достоверность контроля., поскольку при контроле не учитываются все состояния тестируе oA микросхемы. Зто снижает надежность устройства.

Цель изобретения — повышение надежности устройства.

Поставленная цель достигается тем, что в устройство для контроля полупроводниковой памяти, содержащее генератор тактовых импульсов, дешифратор, анализатор сигналов, сумматор по модулю два, мультиплексор и счетчик импульсов„ одни из входов которого подключены соответственно к входам дешифратора, одним из входов мультиплексора, входам сумматора по модулю два и первому входу анализатора сигналов, второй вход которого и вход счетчика импульсов соединены с выходами генератора тактовых импульсов, причем выходы дешифратора, мультиплексора и сумматора по модулю два -являются одними из выходов устройства, входом которого является третий вход анализатора сигналов, введены элемент И-НЕ и элемент И, первый вход которого и входы элемента И-HE подключены соответственно к другим выходам счетчика, выход элемента И соединен с другим входом мультиплексора, второй вход — с выходом элемента И-НЕ,а первый вход элемента И соединен с другим выходом устройства.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, выход которого соединен с входом двоичного счетчика 2 импульсов с количеством разрядов (2п + б) (л — количество адресных входов контролируемой большой интегральной схемы (БИС ОЗУ)., который своими выходами подключен к дешифратору 3 (2 - 4), к мультиплексору 4 (2n - n), к сумматору 5 по модулю два, входу двухвходового элемента И б, а также к элементу

И-HE 7. Выходы дешифратора 3, мультиплексора 4, счетчика 2 и сумматора

5 являются выходами устройства, к которым подключается контролируемая

БИС ОЗУ 8. Устройство также содер30 жит анализатор 9 сигналов, в качестве к:оторого используется сигнатуриый анализатор.

Конструктивно устройство может быть выполнено так, что БИС ОЗУ 8

З5 соединяется с элементами устройства и анализатором 9 с помощью интерфей» сной коммутационной матрицы 10 различной для различных цоколевок корпусов (показанной пунктиром).

Устройство работает следующим образом.

Генератор 1 запускает счетчик 2, который, работая в режиме непрерывного пересчета, с помощью выходов разрядов "0" и "1" и дешифратора 3 вырабатывает следующие друг за другом сигналы дешифрируемых статусов

"0" и "1", "2", "3" длительностью каждый по такту (периоду)синхросигнала и имеющих активным нулевое значение ° Один из этих сигналов - статус "2" используется в качестве сигнала разрешения выборки контролируемой BNC ОЗУ 8. Такое формирование сигнала разрешения выборки гарантирует, что его переключения имеют место внутри сигналов "Чтение/эайись

"Вход данных", и, что самое главное, после переключения адресов. ВыходЫ разрядов "3",..., 3 + (n — 1) счет60 чика 2 — низкочастотная адресная группа и $n + 5),..., (2п + 4) — высокочастотная адресная группа счетчика 2 подключаются соответственно к двум группам по и входов мульти65 плексора 41032481.Мультиплексор-4 при нулевом состоянйи управляющего входа (,X=0) передает на вход БИС ОЗУ 8 высокочастотную адресную группу разрядов (n + 5), (n + 6),..., (2n + 4) счетчика 2, а при Х=1 — низкочастотную адресную группу разрядов "3", "4", (n + 2) счетчика 2. Разряд счетчика 2 (3 + и), являющийся сигналом стимуляции входа "Запись |Чтение" БИС ОЗУ 8, осуществляет поми- 10 мо своей основной задачи (формирование режима записи или чтейия для

БИС ОЗУ 8) еще и вспомогательную— управление коммутацией на адресные входы БИС ОЗУ 8 двух групп адресных 5 сигналов, получаемых от счетчика 2.; Первая, высокочастотная адресная группа (в том смысле, что ее разряды переключаются более часто, нежели разряд стимуляции входа "Запись /чтение") коммутируется на входы БИС ОЗУ

8 уровнем "чтение", Это означает,,ито пока имеет место уровень "Чтение" будут неребраны все адреса

БИС ОЗУ 8 и по всем адресам будет считана информация в порядке возрастания адресов, начинай с нулевого.

Вторая, низкочастотная адресная группа (в том смысле, что ее разряды переключаются менее часто, нежели разряд стимуляции входа "ЗаписЫЧтение") коммутируется на входы уровнем

"Запись". Указанным способом и реализуется необходимая для данного теста ситуация:запись информации, имею" щейся в данный момент на входе дан- 35 ных по одному текущему адресу и чтение фоновой (а также и текущей} информации по всем адресам БИС ОЗУ 8.

Необходимо здесь пояснить, что поскольку длительность сигнала Чтение" ) g() равна длительности сигнала "Запись", будет ровно столько сигналов разрешения выборки, сколько адресов имеет

БИС ОЗУ 8. Однако для реализации теста типа "Галоп". необходимо обеспечить 45 считывание фоновой информации не подряд, начиная с нулевого адреса, а галопирующим образом, т.е. считывание текущей ячейки, затем следующей за ней, вновь текущей, следующей череэ одну за ней и т.д. Для этого сигнал "Запись |Чтение" с выхода счетчика 2 подается на вход мультиплексора

4 и непосредственно, а через элемент

И б, который при участии элемента

И-НЕ 7 и обеспечивает на фоне сигна ла "Чтение", на входе мультиплексора

4 соответствующие переключения. Сигналы с разрядов (n + 4) и (2n + б) подаются на выходы сумматора 5, выход которого стимулирует вход данных

БИС ОЗУ 8. Это позволяет в первой половине теста менять данные с нуля на единицу, тогда как во второй — с единицы на нуль.

Сигнал с выхода контролируемой

БИС ОЗУ 8 подается на третий информационный вход используемого в качестве анализатора 9. сигналов сигнатурного анализатора, первый вход (вход "Старт / стоп") которого управляется от старшего разряда счетчика

2, а.второй вход (синхровход) получает сигналы синхронизации от генератора 1 тактовых импульсов. Использование сигнатурного анализатора обеспечивает возможность контроля . выходных реакций БИС ОЗУ 8 не только во время считывания, но что особенно существенно, при всех возможных состояниях таблицы истинности

БИС ОЗУ 8, а именно, при запрете чтения, при запрете записи, прй раз решении записи. Это обусловлено тем, что прием всех реакций в сигнатурный анализатор производится по каждому без исключения синхросигналу генератора 1.,Поэтому эа время каждого адреса будет принята с определенной избыточностью выходная реакция при запрете записи, при разрешении записи, при запрете чтения и при разрешении чтения. Имеющая место избыточность особого значения не имеет в связи с применением сигнатурного анализа, обеспечивающего сжатие двоичной информации произвольной длины с весьма высокой достоверностью.

Применение предлагаемого устройства позволяет повысить достоверность контроля.

1032481 Заказ 5407 /54

Тираж 594 Подпионое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4 у5 филиал ИПП "Патент", г. УжгороД, ул. Проектная, 4

Составитель Б. Рудаков еДактор Ю.СеРела ТехРеД A,ÁàáèíåÖ Корректор д, ф р н,