Устройство для обнаружения ошибок, проскальзываний и перерывов связи

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК, ПРОСКАЛЬЗЫВАНИЙ И ПЕРЕРЫВОВ .Связи, содержащее интегратор и первый блок обнаружения сшибок, состоящий из первого полусумматора и последователь .но соединенных переключателя , регистра сдвига и второго полусумматора , выход которого подключен к второму входу переключателя, причем первый вход переключателя является первым входом первогоблока обнаружения ошибок, выходом которого является выход первого полусумматора , отличающееся тем, что, с целью повышения точности обнаружения ошибок, проскальзываний и пере1извов связи, введены второй блок обнаружения ошибок, счетный триггер, третий и четвертый переключатели , элемент запрета, элемент И, блок обнаружения пропадания сигнала и R- S-триггерг приэтом выходы вторых полусумматоров первого и второго блоков обнаружения ошибок подключены соответственно к первым входам первых полусумг 1аторов первого и второго блоков обнаружения ошибок, а вторые входы первых полусумматоров лервого и второго блоков обнаружения ошибок объединены Д1зуг с другом и с первыми входами соответствукядих переключателей первого и второго блоков обнаружения ошибок и являются входом устройства, причем выходы первого и второго блоков обнаружения ошибок подключены соответственно к первым и BTopfcJM входам третьего и четвертого переключателей, к третьим входам которых подключены первый и второй выходы счетного триггера, выход третьего переключателя является выходом ошибки устройства и подключен к первому входу элемента запре со та, к второму входу которого и к входу интегратора подключен выход четвертого Лереключателя а выход интегратора подключен к nepBijjM входам R-S-триггвра и элемента И, к второму ts.. входу которого подключен выход элемента запрета, выход элемента И является выходом проскальзывание СО устройства и подключен к входу счетного триггера, выходы которого под ключены к третьим входам переключа4 телей первого и второго блоков обнаружения ошибок, при этом вход устройСО ства объединен с входом блока обнаружения пропадания сигнала, выход которого подключен к третьему входу элемента И и к второму входу iR-S-триг гера, выход которого является выходом перерыв связи устройства.

,СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3(51) Н 04 L 1 10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHOMY СОИДЕТЕЛЬСТВУ (21 ) 3420828 18-09 (22 ) 09.04.82 (46 ) 23.08.83. Бюл.931 (72) Б.П. Алексеев, Е.Г. Гузков и A.Е. Кальной (53) 621.394(088.8). (56 ) 1. Авторское свидетельство СССР

9 598226, кл. Н 03 К 5/153, 1976.

2. Авторское свидетельство СССР

9 705692, кл. Н 04 4 1/10, 1978 (прототип 1. (54 ) (57 ) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ОШИБОК, ПРОСКАЛЬЗЫВАНИЙ И ПЕРЕРЫВОВ (: ВЯЗИ, содержащее интегратор и первый блок обнаружения ошибок, состоящий из первого полусумматора и последовательно соединенных переключателя, регистра сдвига и второго полусумматора, выход которого подключен к второму входу переключателя, причем первый вход переключателя является первым входом первого блока обнаружения ошиббк, выходом которого является выход первого полусумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения точности обнаружения ошибок, проскальзываний и перерывов связи, введены второй блок обнаружения ошибок, счетный триггер, третий и четвертый переключатели, элемент запрета, элемент И, блок обнаружения пропадания сигнала и R — - 5 --триггер, при этом выходы вторых полусумматоров первого и второго блоков обнаружения ошибок подключены соответственно к первым

„„SU„„1 4 1 А ю входам первых полусумматоров первого и второго блоков обнаружения ошибок. а вторые входы .первых полусумматоров первого и второго блоков обнаружения ошибок объединены друг с другом и с первыми входами соответствующих переключателей первого и второго блоков обнаружения ошибок и являются входом устройства, причем выходы первого н второго блоков обнаружения ошибок подключены соответственно к первым и вторым входам третьего и четвертого переключателей, к тре чьим входам которых подключены первый и второй выходы счетного триггера, выход третьего переключателя является выходом "ошибки" устройства и подключен к первому входу элемента запрета, к второму входу которого и к входу интегратора подключен выход четвертого йереключателя, а выход интегратора подключен к первым входам

R-S-триггера и элемента И, к второму йй. входу которого подключен выход элемента запрета, выход элемента И является выходом "проскальзывание" устройства и подключен к входу счетного триггера, выходы которого подключены к третьим входам переключателей первого и второго блоков обнаружения ошибок, при этом вход устройства объединен с входом блока обнаружения пропадания сигнала, выход которого подключен к третьему входу элемента И и к второму входу 9-5-триг гера, выход которого является выходом "перерыв связи" устройства.

1037431

Изобретение относится к электросвязи и может быть использовано при передаче цифровых испытательных сигналов в виде псевдослучайных последовательностей (ПСП).

Известно устройство для синхрони5 зации контрольного и эталонного цифровых сигналов, содержащее элемент

НЕТ, блок выделения тактовой частоты, вход которого подключен к шине контрольного сигнала, первый выход блока выделения тактовой Частоты соединен с входом счетчика импульсов, выходы которого через дешифратор подключены к первым входам первого и второго элементов И, выход второго >5 элемента И соединен с первым входом генератора эталонных сигналов, второй вход которого подключен к выходу блока выделения тактовой частоты, а также злемеят НЕ, Я вЂ” "> -триггер 20 и блок несовпадений, выход которого соединен с первым входом элемента

НЕТ, второй вход которого подключен к последнему разряду счетчика импульсов, а выход элемента IIET coe- 25 динен с первым входом Р— S -триггера, к второму входу которого подключен второй выход дешифратора, причем выход R — - 5 -триггера соединен с вторым входом второго элемента И непос-. редственно и через элемент НЕ с вторым входом первого элемента. И, выход которого подключен к третьему входу генератора эталонных сигналов, выход которого соединен с первым входом блока несовпадений,-второй вход которого подключен к шине контрольного сигнала (1 j.

Однако устройство обладает низкой точйостью обнаружения ошибок, Наиболее бл»изким техническим ре- 40 шением к изобретению является устройство для обнаружения ошибок, содержащее последовательно соединенные переключатель, регистр сдвига, первый полусумматор, преобразова-45 тель кода, второй полусумматор, и ин тегратор, выход которого подключен к управляющему входу переключателя, первый вход которого объединен с входом преобразователя кодов, а второй — с входом элемента задержки, выход которого соединен с вторым входом второго полусумматора 2 ).

Недостаток известного устройства низкая точность обнаружения ошибок из-за отсутствия возможности отличать перерыны связи от проскальзываний и отдельных ошибок.

Бель изобретения — повышение точности обнаружения ошибок, проскальзываний и перерывов. связи.

Поставленная цель достигается тем, что в устройство для обнаружения ошибок, проскальзываний и перерывов связи, содержащее интегратор и первый блок обнаружения ошибок, состоящий 65 из первого полусумматора и последо- вательно соединенных переключателя, регистра сдвига и второго полусумматора, выход которого подключен к второму входу переключателя, причем первый вход переключателя является первым входом первого блока обнаружения ошибок, выходом которого, является выход первого полусумматора, введены второи блок обнаружения ошибок, счетный триггер, третий и четвертый переключатели, элемент запрета, элемент

И, блок обнаружения пропадания сигнала и R — S -триггер, при этом выходы вторых полусумматоров первого и второго блоков обнаружения. ошибок подключены к первым входам первых полусумматоров первого и второго блоков обнаружения ошибок, а вторые входы первых полусумматоров первого и второго блоков обнаружения ошибок объединены друг с другом и с первыми входами соответствующих переключателей первого и второго блоков обнаружения ошибок и являются входом устройства, причем выходы первого и второго блоков обнаружения ошибок подключены соответственно к первым и вторым входам третьего и четвертого переключателей, к третьим входам которых подключены первый и второй выходы счетного триггера, выход третьего переключателя является выходом "ошибки" устройства и подключен к первому входу элемента запре5 та, к второму входу которого и к вхо.яу интегратора подключен выход четвертого переключателя, а выход интегратора подключен к первым входам

R-5-триггера и элемента И, к второму входу которого подключен выход элемента запрета, выход элемента И является выходом "проскальзывание" устройства и подключен к входу счетного триггера, выходы которого подключены к третьим входам переключателей первого и второго блоков обнаружения ошибок, при этом вход устройства объединен с входом блока обнаружения пропадания сигнала, выход кото- 4 рого подключен к третьему входу элемента И и к второму входу R -S-триггера, выход которого является выходом "перерыв связи" устройства.

На,чертеже представлена структурная схема устройства для обнаружения ошибок, проскальзываний и перерывов связи»

Устройство содержит первый блок 1 обнарУжения ошибок, состоящий из регистра 1-1 сдвига, первого 1 -2 и второго 1-3 полусумматоров, переключателя 1-4, второй блок 2 обнаружения ошибок, состоящий из регистра

2-1 сдвига, первого 2-2 и второго

2-3 полусумматоров, переключателя

2-4, интегратор 3, счетный триггер

4, третий 5 и четвертый 6 переклю3 10374 с чатели, элемент запрета 7, элемент

И 8, блок 9 обнаружения пропадания сигнала, Й- 5 -триггер 10.

Устройство работает следующим образом. Допустим, счетный триггер 4 находится в таком состоянии, что на его прямом выходе — логическая

"1", .а на инверсном — "0". В этом случае переключатель 1-4 замыкает обратную связь с выхода первого 10 полусумматора 1-2 на вход регистра

1-1 сдвига. Назовем такой регистр сдвига замкнутым регистром сдвига.

На втором полусумматоре 1-3 происходит сравнение ПСП., формируемой 15 в замкнутом регистре 1-1 сдвига, с ПСП, приходящей на вход устройства и выделяются ошибки. Третий переключатель 5, управляемый счетным триггером 4, всегда пропускает сшиб- 20 ки, выделенные полусумматором только при работе с тем регистром, который в данный момент является замкутым. В данном случае он пропускает шибки, выделенные вторым полусумма- Q5 тором 1-3. В это время переключателем 2.-4, управляемым счетным триггером 4, обратная связь с выхода второго полусумматора 2-2 на вход регистра 2-1 сдвига разомкнута.

Через переключатель 2-4 производится заполнение регистра 2-1 сдвига IICII, приходящей на вход устройства, и происходит выделение ошибок на втором полусумматоре,2-3. Такой регистр сдвига назовем разомкйутым регист- 35 ром сдвига. Четвертый переключатель б, управляемый счетным триггером

4, всегда пропускает ошибки, выделенные полусумматором только при работе с тем регистром сдвига, кото- 40 рый в данный момент является разомкнутым.

Таким образом, благодаря переключению режимов работы регистров сдвига удается определить появление проскальзывания в минимально короткое время, определяемое временем выдержки интегратора, которое однако не может быть меньше времени заполнения регистра сдвига.

Перерыв связи в системах передачи может проявляться двояким рбра60 зом. В первом случае это сплошной нулевой промежуток. Во втором случае,нулевой промежуток имеет место только в начале перерыва, а в остальное время перерыва за счет действия !

65 АРУ появляется случайная последоваТаким образом, первый блок 1 обнаружения ошибок, состоящий кз регистра 1-1 сдвига, полусумматоров

1-2 и 1-3 и переключателя 1-4, работает в данный момент в режиме измерения, а второй блок 2 обнаружения ошибок, .состоящий из регистра

2-1 сдвига, полусумматоров 2-2 и 2-3 и переключателя 2-4, работает в режиме фазирования. с

В этом случае ошибки с выхода второго полусумматора 1-3, работающего совместно с замкнутым регистром 1-1 сдвига, через третий иереключатель 5 проходят на выход "ошибки" устройства и поступают иа вход элемента запрета 7, на выход которого однако они не проходят, так как одновременно с каждым импульсом ошибки на запрещающий вход элемента ,запрета 7 через четвертый переключатель б проходит импульс ошибки

31 и с выхода второго полусумматора 2-3, работающего совместно с разомкнутым регистром 2-1 сдвига.

Такое состояние устройства продолжается до тех пор, пбка не произойдет проскальзывание .

При проскальзйвании на втором полусумматоре 1-3 замкнутого регистра

1-1 сдвига, появляются ошибки, обусловленные этим проскальзыванием.

В этом случае, на выходе второго полусумматора 2-3 разомкнутого регистра 2-1 сдвига после его заполнения безошибочным отрезком ПСП, приходящим на вход устройства — отсутствие ошибок. Поэтому на выходе четвертого переключателя б нет ошибок и через время, определяемое временем выдержки интегратора 3, на втором входе элемента И 8 появится разрешающий логический уровень, и импульс ошибки, беспрепятственно прошедший через элемент запрета 7, проходит также через элемент И 8 и переключает счетный триггер 4 в противоположное состояние, так как на третьем входе элемента И 8 также разрешакщий логический уровень, потому что на выходе блока 9 обнаружения пропадания сигнала запрещающий уровень появляется только тогда, когда отсутствует некоторое время сигнал на входе устройства.

Импульс с выхода элемента И 8 поступает на выход "проскальзывание" устройства, сигнализируя о том, что . было проскальзывание.

После переключения счетного триггера 4 замкнутый регистр 1-1.сдвига размыкается и из режима измерения переходит в режим фазирования.

Разомкнутый регистр 2-1 сдвига, заполненный безошибочным отрезком

ПСП, замыкается и начинает вырабатывать ПСП .идентичную принимаемой, т.е. из режима фазирования переключается в режим измерения. В этом случае ошибки определяются на втором полусумматоре 2-3 и через третий переключатель 5 проходят на выход

"Ошибки" устройства.

1037431

l5

Составитель С. Осмоловский

Редактор С. Саенко Техред М,кузьма Корректор Л. Бокшан

Заказ 6037/59 Тираж 677 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 тельность импульсов, обусловленная шумами.

В обоих случаях блок 9 обнаружения пропадания сигнала сработает и выдаст на вход элемента И 8 Логи ческий уровень., блокирующий его.

В первом случае блокировка элемента И 8 будет продолжаться весь пе- рерыв, препятствуя тем самым переключению счетного триггера 4 и переключению режимов работы блоков

1 и 2 обнаружения ошибок, хотя на выходе элемента запрета 7 может быть импульс ошибки, производящий это пе реключен ие.

I Ю

Во втором случае с приходом первого импульса шумовой последовательности блок 9 обнаружения пропадания сигнала возвращается в исходное сос- 2О тояние, снимая блокировку элемента

И 8. Но и в этом случае переключения режима работы блока обнаружения ошибок не будет, потому что на выходе блока обнаружения ошибок, работающего в режиме фазирования, ошибки будут следовать с периодичностью меньшей, чем время выдержки интегратора З.Поэтому на вьмоде ин тегратора 3 будет логический уровень, блокирующий элемент И 8.

-5- триггер 10 фиксирует перерыв связи, начало которого определяется блоком 9 обнаружения пропадания сигнала, а конец - появлением на выходе интегратора 3 логического уровня, открывающего элемент И 8.

Таким образом, устройство обеспечивает высокую точность обнаружения ошибок потому, что имеет малое время обнаружения проскальзывания и о установления синхронизма за счет выбора минимально-возможного времени выдержки интегратора и не имеет лож,ных ошибок во время перерывов связи.