Табличный сумматор по модулю три с коррекцией ошибок

 

..SUÄÄ101 0626 А

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Э@р G 06 F llll2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET СССР

AO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3354123/18-24 (22) 19.11.81 (46) 97,04.83. Бвл. В 13. (72) В A.Изосимов (53) 681 .3(088.8) (86). 1. Селлерс Ф. Методы обнаружения ОШИбок в работе ЭЦВМ. М., Мир, 1972, с.89

2. Журавлев Ю.П., Котелюк Л.A., .Цнклинский н.и. надежйасть и контроль ВВМ. М., Советское радио ., 1978, с. 116, рис. 3 13 (прототип), (54) 57) 1. ТАБЛИЧНЫЙ СУММАТОР ПО МОДУ)ПО TPH С КОРРЕКЦИЕЯ ОШИЗОКу содержащий матрицу элементов И и блок контроля, причем выходы матрицы элементов И соединены с соответствующими входами блока контроля, о т л ич а ю шийся тем, что, с целью по« вышения надежности, в него введены первый, второй и третий переключатели, причем входы первой и второй групп входных сигналов сумматора соединены с аоответствуущими входами первого и второго переключателей, вы-, хоцы котОрых соединены с соответству кацнмн входами матрицы элементов И, выходы матрицы элементов И соединены с соответствующими входами третьего переключателя, выходы которого являются информационньвщ выходами сумматора, первый выход синхронизации которого соединен с первыми тактовыми входами первого и второго переключателей и блока контроля,- второй вход синхронизации сумматора соединен с вторыми тактовыми входами первого, второго переключателей и тактовым входом третьего перекжачателя, первый выход блока контроля соединен с первыми фправляка9ими входами первого, второго и третьего переключате» лей, второй выход блока контроля.сое финен с вторыми управляющими входами первого, второго и третьего .пере:ключателей.

1010626

2. Сумматор по и. 1, о т л и ч а ю шийся тем, что блок контроля содержит триггер, первый и второй элементы ИЛИ-HE и первый, второй, третий, четвертый и пятый элементы

И, причем первый вход блока соединен с первыми входами первого элемента

ИЛИ-НЕ, первого и второго элементов

И, выходы которых соединены соответственно с первым, вторым и третьим входами второго элемента ИЛИ-НЕ, второй вход блока соединен с вторым входом первого элемента ИЛИ-НЕ, с вторым входом первого элемента И и с первым входом третьего элемента И, выход которого соединен с четвертым

Изобретение относится к цифровой вычислительной технике и может исполь-с воваться при проектировании аппаратурного контроля ЭВМ, а также устройств, функционирующих в системе остаточных классов °

Известен табличный сумматор по модулю три, состоящий из матрицы элементов И и имеющий две группы входов, на которые подаются суммируемые выче- 0 ты (О, 1, 2) и одну группу выходов, на которых получается результат суммирования (О, 1, 2). Суммируемые вычеты поступают на входы сумматора в так называемом однопозиционном коде и в виде возбуждения одной из шин в каждой группе входных шин. Каждой комбинации слагаемых однозначно соот-. ветствует возбуждение одного элемента И, стоящего на пересечении соответствующих входных шин. Выходы конь- 20 юнктивных элементов, отвечающие одинаковым значениям суммы, объединяются выходными шинами сумматора, на которых формируется однопозиционный код результата (1). 25

Недостаток такого сумматора состоит в том, что при возникновении ошибок типа невозбуждение выходной шины, результат суммирования получается неправильным.

Наиболее близким по технической сущности к изобретению является сумматор по модулю два, содержащий матрицу элементов И и блок контроля, В этом сумматоре грУппы входов пеРво- 35 го операнда соединены соответственно с первыми входами матриц и из элементов И группы входов второго и операнды соединены с вторыми входами матрицы элементов И, выходы элементов И матрицы через первый и второй элементы ИЛИ соединены с выходами сумматора и с входами блока контровходом второго элемента ИЛИ-НЕ, третий вход блока соединен с вторыми входами второго и третьего элементов

И и с третьим входом первого элемента ИЛИ-НЕ, выход которого связан с первым входом четвертого элемента И, выход второго элемента ИЛИ-HE соединен с первым входом пятого элемента И, тактовый вход блока соединен с вторыми входами четвертого и пятого элементов И, выходы которых соединены соответственно с единичным и нулевым входами триггера, единичный и нулевой выходы которого являются соответственно первым и вторым выходами блока. ля, который при отсутствии сигналов на выходах элементов ИЛИ, вырабатывает сигнал ошибок, поступающий на выход устройства (2) .

Недостатком известного устройства является невозможность коррекции ошибок суммирования и как следствие низкая надежность устройства.

Цель изобретения — повышение надежности функционирования сумматора по отношению к одиночным ошибкам, которые проявляются в отсутствии сигналов на выходах.

Поставленная цель достигается тем, что в табличный сумматор по модулю три с коррекцией ошибок, содержащий матрицу элементов И и блок контроля, причем выходы матрицы элементов И соединены с соответствующими входами блока контроля, введены первый, второй и третий переключатели, причем входы первой и второй групп входных сигналов сумматора соединены с соответствующими входами первого и второго переключателей, выходы которых соединены с соответствующими входами матрицы элементов И, выходы матрицы элементов И соединены с соответствующими входами третьего переключателя, выходы которого являются информационными выходами сумматора, первый вход синхронизации которого соединен с первыми тактовыми входами первого и второго переключателей и блока контроля, второй вход синхронизации сумматора соединен с вторыми тактовыми входами первого, второго переключателей и тактовым входом третьего переключателя, первый выход блока контроля соединен с первыми управляющими входами первого, второго и третьего переключателей, второй выход блока контроля соединен с вторыми. 1 010626 управляющими входами первого, второго и третьего переключателей.

Блок контроля содержит триггер, первый и второй элементы ИЛИ-НЕ и первый, нторой, третий, четвертый и пятый элементы И, причем первый вход 5 блока соединен с первыми входами первого элемента ИЛИ-НЕ, первого и второго элементон И, выходы которых соединенМ соответственно с первым, вторым и третьим входами второго элемен-10 та ИЛИ-НЕ, второй вход блока соединен с вторым входом первого элемента

ИЛИ-НЕ, с вторым входом первого элемента И и с первым входом третьего элемента И, выход -которого соединен с четвертым входом второго элемента

ИЛИ-НЕ, третий вход блока соединен с вторыми входами нторого и третьего элементов И и с третьим входом nepsoro элемента ИЛИ-НЕ, выход которого связан с первым входом четвертого элемента И, выход второго элемента

ИЛИ-НЕ соединен с первым входом пятого элемента И, тактовый вход блока соединен с вторыми входами чет- вертого и пятого элементов И, выходы которых соединены соответственно с единичным и нулевым входами триг.гера, единичный и нулевой выходы которого являются соответственно первым и вторым выходами блока. 30

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - матрица элементов И; на фиг. 3 — блок контроля на фиг. 4 — третий переключатель; на фиг. 5 — первый и второй переклю- 35 чатели; на фиг. 6 — нременные диаграммы работы сумматора.

В состав устройства (фиг. 1) входят матрица 1 элементов И, первый 2, второй 3 и третий 4 переключатели, 40 блок 5 контроля и входы 6.1 и 6.2 синхронизации, входы 7, 8 и 9 первого и 10, 11 и 12 второго операндов соединены с информационными входами первого и второго п реключ т л и со- 45 ответственно, выходы которых соответ,:ственно 7, 8, 9 и 10, 11, 12 соединены с входами матрицы 1, тактовые входы соединены с входами 6.1 и 6.2 синхронизации устройства. Управляющие входы первого 2 и второго 3 и третьего 4 переключателей соединены . с выходами 13 и 14 блока 5 контроля.

Выходы 15 — 17 матрицы 1 соединены с информационными входами третьего переключателя 4, выходы которого являются выходами 18 - 20 сумматора.

Матрица 1 элементов И (фиг. 2) состоит из девяти элементов И.

Блок 5 контроля (фиг. 3) содержит первый элемент ИЛИ-НЕ 21, первый 22, 60 второй 23 и третий 24 элементы И, второй элемент ИЛИ-HE 25, четвертый

26 и пятый 27 элементы И и триггер 28.

В состав третьего переключателя 4 (фиг, 4) входят первый 29, второй 30, 65 третий 31, четвертый 32, пятый 33 и шестой 34 элементы Й, первый 35, второй 36 и третий 37 элементы ИЛИ, Переключатели 2 и 3 (фиг. 5) имеют первый 38, второй 39, третий 40, четвертый 41, пятый 42, шестой 43, седьмой 44, восьмой 45, девятый 46, элементы И, первый 47, второй 48, третий 49, .четвертый 50, пятый 51 и шестой 52 элементы ИЛИ.

Переключатели 2 - 4 (фиг. 4 и 5) предназначены для коррекции результата суммирования, искаженного сбоем.

Сущность коррекции состоит в формировании правильного результата за счет перекоммутации входов сумматора (7 — 12) на выходы переключателей

2 и 3 (7 — 12 ) - нходы матрицы 1, а также выходов матрицы (15 — 17) на выходы сумматора (18 — 20) с циклическим сдвигом на одну позицию однопозиционного кода (по модулю 3) под воздействием управляющих сигналов из блока 5 контроля (13 и 14) и синхронизирующего сигнала входа, 6.1 синхронизации.

Блок 5 контроля (фиг. 3) осуществляет проверку результата суммирования вычетов (на выходах 15 — 17 матрицы 1) и вырабатывает сигнал на выходе 13 при правильном результате, либо сигнал на выходе 14 пфи ошибке.

Для рассматриваемого класса сбоев разрешенными комбинациями входыых сигналов являются 001, 010, 100. Сигналы 13, 14 запоминаются на один ( такт работы сумматора и используются в виде сигналов с выходов 13 и 14.

Входы синхронизации предназначены для передачи тактовых сигналов (6 ° 1

>и6.2),синхронизирующих работу сумма= тора.

Устройство работает следующим образом.

Рассмотрим его работу с использованием временной диаграммы (фиг. 6) для трех первых комбинаций входных вычетов. Для каждой комбинации на временной диаграмме оФображены случаи правильного и искаженного результатов суммирования. Для каждого случая н работе сумматора можно выделить два такта работы, такт контроля по синхросигналу 6.1 и такт выдачи результата (при-правильной работе сумматора) или коррекции и выдачи правильного результата при сбое по синхросигналу 6.2. Сумматор включается в работу по синхросигналу 6.1 (такт контРоля). Переключатели 2 и 3 пропУскают коды входных вычетов 7 - 9 и

10 — 12 на входы матрицы 1 в виде

t сигналов 7 — 9 и 10 — 12 . На выходах матрицы должен сформироваться код результата в виде сигналов 15

17. Если результат соответствует значениям входных кодов, то блок 5 контроля вырабатывает сигнал на выходе

1010б26

13. При получении неправильного ре" зультата блок 5 контроля вырабатыва- ет сигнал на выходе 14.

В такте коррекции и выдачи правильного результата сумматор работает следующим образом. Если в такте контроля. выработан сигнал на выходе 13, то переключатели 2 и 3 пропускают коды входных вычетов на входы матрицы 1, а переключатель 4 - правильный результат на выход сумматора напрямую синхронно с сигналом б.2. Если же в такте контроля выработан сигнал на выходе 14 то переключатели

2 и 3 синхронно с сигналом 6.2 производят циклическое переключение вход- 15 ных сигналов (например, для первой комбинации входных вычетов вместо 7

1. возбудится 8, а вместо 10 - 11 ) .

За счет этого происходит перекоммутация неисправных цепей на исправные 7О и возбуждение исправного выхода матрицы 1 (например, для первой комбинации входных вычетов вместо 15 возбудится 1б). Переключатель 4 транспортирует полученный сигнал на выход 25 сумматора, соответствующий исходным входным кодам (например, для уже упомянутой комбинации вычетов сигнал с выхода 17 передается на выход 18 сумматора).

Сопоставительный анализ известно-( го и предлагаемого устройств показывает, что существенным преимуществом последнего является повышенная надежность работы. Предлагаемое устройство правильно функционирует при возникновении сбоев типа невозбуждение выходных шин матрицы 1 и выдает правильные результаты суммы вычЕтов. Это достигается эа счет коррекции сбоев указанного типа, которые ,составляют достаточно обширный класс сбоев, Прототип этим свойством не обладает. Необходимые аппаратурные затраты (фиг. 3 — 5) незначительны и оправданы. Снижение надежности устройства вследствие введения дополнительного оборудования несущественно, так как современная элементная база имеет низкие значения интенсивности отказов. Выигрыш в надежности благодаря коррекции сбоев существенно преобладает над проигрышем из-за введения дополнительного оборудования.

Использование предлагаемого устройства позволит повысить надежность функционирования. узлов аппаратурного контроля по модулю три, а также узов ЭВМ; в которых применяютая "умматоры по модулю три.

1010626 ф

1010626!

7о--1

%=1 х,=1 уг =1

А --1

Уг фрижа

//ро8мьно 4&и! Г

Р -аы

Редактор П.Макаревич

Заказ 2490/38 Тираж 704,,Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП

Ф и

tf I и Фри/жую I 4Уои 4

Ъ Ъ Ъ а 0 ф

Ф ф Ф4 Ф4 рк

Составитель И.Сигалов

Техред Ж.Касителевич Корректор Е.Рошко Патент, г.Ужгород, ул.Проектная, 4