Устройство для вычислений в конечных полях

 

УСТРЧЭЙСТВО ДЛЯ ВЫЧИС- ЛЕНИЙ В КОНЕЧНЫХ ПОЛЯХ, соцержашее первый, второй и третий элементы И, элемент ИЛИ, регистр наксншения, умножитель, сумматор, регистр one ранца, причем выхоа сумматора соецинен с первым вхоцом первого элемента И, вьпсоа соединен с первым вхоаом элемента ИЛИ, выхоц которого соединен с входом регистра накопления, выход которого соединен с первым входом умножителя, о т л в -, чающееся тем, что, с пелью расширения функциональных возможностей за счет обеспечения выполнения операции умножения со сложением, помимо операций умножения и словкения, и увеличения достоверности вычислений , в него введены триггер, первый и второй генераторы одиночного импуль са, первый и второй элементы НЕ, схема сравнения, четвертый н пятый элементы И, второй, третий, четвертый и пятый элементы ИЛИ, второй регистр операнда, суммирующий блок, причем выход первого элемеита НЕ соецвнен с вторым входом первого элемента И, а вход соединен с выходом второго элемента И, с первым входом второго элемента ИЛИ и с входом первого генератора одиночного импульса, выход которого соединен с вторым входом первого элемента ИЛИ, первый вход второго элемента И соединен с вхоаом обращения устройства и с установочным входом триггера, инверсный выход которот о соединен с вторым входом элемента И, второй вход второго элемента ИЛИ соединен с входом контроля устройства, а выход соединен с первым входом третьего элемента ИЛИ, с первым входом пятого элемента И, выход которого соединен с первым входом (Л четвертого элемента ИЛИ, второй вход . которого соединен с выходом четвертого элемента И, первый вход которого соединен с выходом второго элемента НЕ, вход которого соединен с выходом третьего элемента ИЛИ, второй вход которого соединен с входом второго генератора ел одиночного импульса, первым входом пятого элемента ИЛИ, входом сложе;л ния устройства, выход второго регистра :о 1 операнда соединен с первым входом тре- i тьего элемента И, второй вход которого | соединен с выходом пятого элемента ИЛИ, второй вход которого соединен с входом умножения со сложением устройства , выход третьего элемеита И соединен г; первым входом сумматора, второй вход которого соединен с выходом умножителя, второй вход которого соединен с выходом четвертого элемеита ИЛИ, входом суммирующего блока, выход кЬторюго соединен с входом первого регистра операнда, выход которого

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) . 3(50 6 06 7/49

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1 ) 3466676/1 8-2 4

{22) 05.07.82 (46) 30.10.83. Бюл. М 40 (72) Ю. В. Сулимов, В. Н. Стальнов и О. В. Вершинина (53) 681.325(088.8) (56) 1. Галлагер P. Теория информации и нацежная связь. М., Советское рапио", ° 1974, с. 252.

2; Bar tee Thomas С. and Schne i der

David !. CompotatIon wiht Finite . Fields.-"Information and Control", V. . 6, и 2, June !963, f!о.! р. 82. (прототип).

<54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЙ В КОНЕЧНЫХ ПОЛЯХ, соцер, жащее первый, второй и третий элементы И, элемент ИЛИ, регистр > накопления, умножитель, сумматор,. регистр операнпа, причем выхоц сумматора соединен с первым вхоцом первого элемента И, выхоц которого соединен с первым входом элемента ИЛИ, выхоц которого соепинен с входом регистра накопления, выход которого соецинен с первым sxoaoM умножителя, о т л и ч а ю ш е е с я тем, что, с целью расширения функциональных возмакно стей за счет обеспечения выполнения операции умножения со сложением, по мимо операций умножения я словения, и увеличения цостоверности вычислений, в него виепены триггер, первый и второй генераторы оциночного импуль са, первый и второй элементы НЕ, схема сравнения, четиертый и пягый элементы И, второй, третий, четвертый и пятый элементы ИЛИ, второй регистр операнда, суммируюший блок, причем выхоц первого элемента НЕ соединен с вторым входом первого элемента И, а

axon соеаинен с выхопом второго элемента И, с первым входом второго элемента ИЛИ и с вхоцом первого генератора оциночного импульса, выхоц которого соецннен с вторым входом первого элемента ИЛИ, периый вхоа второго элемента И соединен с вхоцом обрашения устройства и с установочным вхоцом триггера, инверсный выход которого соецинен с вторым входом элемента И, второй вхоа второго элемен, та ИЛИ соецинен с вхопом контроля устройства, а выход соединен с первым входом третьего элемента ИЛИ, с первым вхоцом пятого элемента И, выход которого соецннен с первым вхоцом четвертого элемента ИЛИ, второй вхоц

° которого соецинен с выхоцом четвертого элемента И, первый вход которого соеаинен с выхоцом второго элемента НЕ, вхоп которого соединен с выхопом третьего элемента ИЛИ, второй ихоа которого соецннен с входом второго генератора одиночного импульса, первым вхоцом пятого элемента ИЛИ, входом сложения устройства, выход второго регистра . операнца соецийен с первым вхоцом тре»

1 тьего элемента И, второй вхоп которого соецинен с выхоаом пятого элемента

ИЛИ, второй вхоц которого соединен с ихопом умножения со сложением устройства, выход третьего элемента И соединен первым входом сумматора, второй ВхОд которого соединен с выходом умножителя, второй вхоц которого, соединен с выхоцом четвертого элемента ИЛИ; входом суммируюшего блока, выхоц которого соединен с входом nep sего регистра операнда, выход которого соединен с вторым входом четвертого элемента И, с первым вхоцом схемы сравнения, второй вход которой соединен а вторым входом пятого элемента H и выходом регистра накопления, выхоц схемы сравнения является выходом результата контроля устройства, abьхоп второго генератора одиночного импульса соединен с третьим входом четвертого элемента ИЛИ, тактовый axoq триггера соапине н с тактовым вход ом ус тр ой1

Изобретение Относится к вычислитель», I ной технике и может быть применено при построении специализированных вычислительных устройств цля кодирования и цекоцирования корректирующих ошибки копов.

Известно устройство цла умножения элементов конечного поля, содержащее . цва регистра сомножителей, элементы И и выхоцной регистр с обратными свя- fo зами 1)

Недостатками данного устройства являются низкое быстроцействие определения произведения и невозможность " вьшолнениа других вычислительных опе- 15 раций.

Наиболее близким по техническому решению к предлагаемому является устройство пля вычислений в конечных полях, содержащее первый, второй и третий 2О элементы И, элемент ИЛИ, регистр накопления, умножитель, сумматор, ре гистр операнца, причем выход сумматора соединен с первым входом первого элемента И, выхоц которого соединен с 25 входом регистра накопления, выход которого соединен с первым вхоцом умно жителя (а) .

Это устройство характеризуется неЗО высокой надежностью работы из-за боль шой сложно»ти реализации, определяемой„ в основном, сложностью блока обращения, и отсутствия.контрола его исправности. Кроме того, устройство выполняет вычислительные операции только с одним или двумя операциями, в то время как при цекодировании копов очень часто необхоцимо выполнять операции с тремя операндами.

4О

Цель изобретения - расширение функ циональных возможностей за счет обеспе чения выполнения операции умножения со сложением, помимо операций умно жения и сложения, и увеличение достоверности вычислений.

Для цостижения поставленной цели в устройство цля вычислений в конечных полях, соцержащее первый, второй и третий элементы И, элемент ИЛИ, регистр накопления, умножитель, сумматор, регистр операнда, причем выход сумматора соединен с первым вхоцом перво-

s го элемента И, выход которого соединен с первым вхоцом элемента ИЛИ, выход которого соецинен с вхоцом регистра накопления, выхоп которого соединен с первым входом умножитела, вве- дены триггер, первый и второй генерато ры одиночного импульса, первый и второй элементы НЕ, схема сравнения, четвертый и пятый элементы И, второй, третий„четвертый и пятый элементы ИЛИ, второй регистр операнца, суммирующий блок, причем выхоц первого элемента НЕ соединен с вторым входом первого элемента И., а вход соединен с выходом второго элемента И, с первым входом второго элемента ИЛИ и с вхоцом первого генератора одиночного импульса, выхоц которого соецинен с вторым входом первого элемента ИЛИ, первый вход второго элемента И соединен с вхоцом обращения устройства и с установочным входом триггера, инверсный выход которого соединен с вторым входом элемента И, второй вхоп второго элемента ИЛИ соединен с вхоцом контроля устройства, а выхоц соепинен с первым входом третьего элемента ИЛИ, с первым вхоцом пятого элемента И, выход

t которого соединен с первым вхоцом четвертого элемента ИЛИ, второй вход которого соецинен с выходом четвертого элемента И, первый вход которого соединен с выхоцом второго элемента НЕ, вход которого соецинен.с выхопом третьего элемента ИЛИ, второй вход кото40 рого соецинен с входом второго генератора опиночного импульса, первым входом пятого элемента ИЛИ, вхоцом сложения устройства, выхоц второго регистра операнда соединен с первым входом третьего элемента И, второй вход которого соепинен с, выхоцом пятого элемента ИЛИ, 1

Второй sxog KOTopoI о coegHH H с входом умножения со сложением устройства выt0 хоц третьего элемента И соединен с первым входом сумматора, второй вход которого соецинен с выхоцом умножитела, второй вхоп которого соединен с вьхопом четвертого элемента ИЛИ, вхо

goM суммируюшего блока, выхоц кото рого соединен с вхоцом первого регистра операнца, выхоц которого соепинен с вторым вхопом четвертого элемента И, с первым вхоцом схемы сравнения, второй вход. которой соединен с вторым вхоцом пятого элемента И и выходом регистра накопления, выхоц схемы сравнения являетс» выхоцом ре зультата контроля устройства, выход второго генератора оциночного импульса соепинен с третьим вхоцом четвертого элемента ИЛИ, тактовый вход триггера соепинен с тактовым вхоцом устройства.

На чертеже прецставлвна функциональная схема устройства.

Устройство цля вычислений в конеч- ных полях соцержит элемент И 1, гене ратор 2 опиночного импульса, эле мент НЕ 3, элемент И 4, триггер 5, элемент ИЛИ 6, регистр 7 операнда, элемент ИЛИ 8, регистр 9 накопления, элементы И 10 и 11, схем 12 сравне ния,.умножитель 13, сумматор 14, суммируюший блок 15, регистр 16 операнge, элементы ИЛИ 17 - 19, элемент

НЕ 20, элементы И 21, генератор 22 опиночного импульса.

Устройство работает слецуюшим образом.

В случае, когца все управляющие 45 сигналы равны нулю, устройство выполняет операцию умножения.

В исхоцном состоянии триггер 5 обнулен. Первый сомножитель из регион ре 9 подается на первый вход умножителя 13. Второй сомножитель иэ регистра 16 операнца через элементыИ21 . и ИЛИ 17 подключается к второму вхо» ду умножителя 13, так как на второй вход элемента И 21. поступает вциница,. 55 а на второй и третий входы элемента ИЛИ 17 - нули. Полученное с выходе умножителя 13 произведение складыва ется в сумматоре 14 с нулем, поскольку не второй вхоц элемента И 10 подеется нуль с выхода элемента ИЛИ 18, Таким образом, результат умножения с выходе сумматора 14 через элементы

И 4 и ИЛИ 6 записывается в регистр 9, так как на цругие входы элементов И 4 и ИЛИ 6 подключены соответственно епиница и нуль.

Данная операция при использовании однотактного умножителя элементов конечных полей выполняется за,оцин такт.

Операция сложения выполняется в том случае, если сигнал управления режимом сложения равен единице, а все остальные управляюшие режимом сигналы равны нулю. При этом на второй sxog умножителя 13 попключается через вто рой вхоц и выход элемента ИЛИ 17 ециничная комбинация с выхоца генератора 22 одиночного импульсе, так как sa его управляюший sxog поцана ециница.

Поэтому на первый sxog сумматора 14 поступает число из регистра 9, а на второй через элемент И 10 число из регистра 7 операнца, поскольку на второй axog элемента И 10 подключена епиница. С выхоца сумматора 14 результат сложения записывается в регистр 9 тек, как при умножении.

Операция сложения выполняется эа один такт, Для выполнения операции умножения со сложением необходимо подать единичный сигнал управления соответствуюшим режимом. Данный сигнал, проходя через элемент ИЛИ 18, разрешает прохождение слагаемого на второй ахоп сумматора 14. Поцключение сомножителей к вхоцам умножителя 13 и запаса результата операции происхоцит так же, как при умножении. Выполнение операции цлится один такт.

Операция обрашения в конечном поле в предлагаемом устройстве выполняет»

1 2"- ся в вице9 = — =В,.rge g, - обращаемое число, g - результат, l1 - разряд» ность элементов конечного поля. При нулевом сигнале управления режимом обрешения триггер 5 сброшен. С появлением в нечале такта сигнала обрашв» ния проиэвоцится запуск триггера в конце такта тактовой частоты Fg, поступаю» шей на ахоп запуска триггера 5. Сигнал обрашения должен быть цлитвльностью в и тактов. При этом на инверсном выхо це триггера 5 на первом такте обрашв1051534 ния единица, на последующих тактах» нуль.

Яращаемое число В исходном состоя нии хранится в регистре 9. На первом такие обращения с выхода элемея та И. 1 выходит единичный сигнал, ко торый, проходя через элемент ИЛИ 8, разрешает прохождение обращаемого числа через элементы И 11 и ИЛИ 17 10 на ахоп суммирующего блока 15, реализующего функцию возвепения в квадрат. Этот же сигнал с выхода элемента ИЛИ 8 через элементы ИЛИ 19 и НЕ 20 запрещает прохождение сигнала !5 с выхода регистра 16 операнда на вход эцемента ИЛИ 17. В то же время единичная комбинаций с выхода генератора 2 одиночного импульса через элемент ИЛИ 6 подключается на вход ре- 20 гйстра. 9. Единичный сигнал с выхода элемента И 1, проходя через элемент НЕ 3, запрещает прохождение сигнала с выхода оумматора 14 на первый вход элемента ИЛИ 6. В конце первого 25 такта в регистр 9 записывается епинич ная комбинация, а в регистр 16 операнда - квапрат обращаемого числа.

Начиная с второго в последующих тактах обращения устройство работает следующим образом.

Число, хранимое в регистре 16 опе раппа, проходя через элементы И 21 и ИЛИ 17, возводится в квадрат в сум мируюшем блоке 15. Это же число подключается с выхода элемента ИЛИ 17 на второй вход умножителя 13. На первый

axotI. умножителя 13 .поступает число с регистра 9. В конце кажпого такта в регистр 16 операнда записывается резуль40 тет с выходе суммирующего блока 15„а в регистр 9 - результат умножения. Таким образом, в регистре 9 образуется слепую щая последовательность чисел: Во, В2, В, В, ..., В . Не И-ом такте.

6 14 2"-2 обращения в регистр 9 записывается тре, буемый результат.

Режим контроля начинается при вклю.| чении единичного сигнала управления ре,жимом контроля. В этом режиме проверя ются основные узлы устройства„Число иэ регистра 9 попадает не первый вход умножятеля 13. Сигнал управления режимом контроля, проходя через элемент

ИЛИ 8, разрешает прохожпение сигнала с регистра 9 через элементы И 11 и ИЛИ 17 не второй вход умножителя 13. Результат умножения склепыва» ется на сумматоре 14 с нулем и через элементы И 4 и ИЛИ 6 подключается к вхопу регистра 9. Сигнал с регистра 9 через элементы И 11, ИЛИ 17 и суммирующий блок 15, реализующий схему возведения . .в квадрат, подключается к входу,регистра 16 операнпе. В конце, такта результет воэвепения ". в квадрат записывается в регистр 16 операнда, а результат умножения числа само не себя - в регистр 9. Денные результаты должны быть равны. Они сравниваются на схеме 12 сравнения, сигнал с выхода которой показывает peDQJIhTGT контроля.

Режим контроля может плиться любое количество тактов. При этом в каждом такте работы бупут сравниваться результаты операции возведения в квадрат и оперении умножении.

Такое построение устройства цозволяет выполнять дополнительные функ ции умножения со сложением и контроль.

При анализе .выполнения спецвычислителем .операций кодирования-пекопир ве ния, получаем, что основной обьем вычислительных операций составляют операции умножения со сложением, поз тому выполнение операции умножения со сложением в опии такт упрошает процесс и почти в 2 раза сокращает время выполнения процедур. Введение пополни тельной функции контроли позволяет убедиться в работоспособности устройства.

Таким образом, ввепение режиме контроля и упрощение реализации предлагаемого устройства позволяет новы сить надежность его работы по сравне нию с прототипом.

1051534

Составитель Л. Меавецева

Рецактор Е. Папи Техрец Т.Маточка Корректор В. Бутига

Заказ 8667/48 Тираж 706 Поцписное

ВНИИПИ Госуцарственного «омитета СССР по цепам изобретений и открытий

113035, Москва, Ж 35, Раушскаи наб., ц. 4/5

Филиал ППП Патент, r. Ужгороц, уп. Проектная, 4