Устройство для контроля микропрограмм

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК .

09) (11) 3 59 6 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ;

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ,(21) 3486362/18"24 (22). 24.08.82 ,(46) 23.1:f.83. Бюа. Ф 43

:(72) 3,С.Õàð÷àèêî, И.П.Варбаш,.

Э.Л.Хульбак, Г,Н.Тимонькин и С.Н.Ткаченко

,(53) 681 3(088,81

:(56) 1. Авторское свидетельство СССР . Ф 705452, кл. G 06- F 15/00; .G 06 F 11/00, 1980.

2. Авторское свидетельство СССР В 814109, кл. 6 06 F 15/00;

6 06 Г ll/00, 1982 {прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ИИКРОПРОГРИЖ, содержащее счетчик, первый и второй регистры логических условий, первый регистр микрокоманд, генератор импульсов, блок анализа, схему сравйения, триггер пуска, триг-. гер управления, первый коммутатор, первый элемент задержки, первый и вто" рой элементы ИЛИ, первый, второй, . третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с.управляющим входом генератора импульсов, первый выход генератора импульсов соединен с первым входом Первого элемента И, выход которого соединен со счетным входом счетчика, вход логических условий устройства соединен с информационным входом первого коммутатора, выход ко.торого соединен с информационным входом первого регистра логических условий, первый информационный вход уст" ройства соединен с входом первого регистра микрокоманд, выходы кода логических условий и йризнак ветвле жя которого соединены соответственно с управляющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управляющим входом первого регистра логических условий, выходы схемы сравнения и первого элемента задержки соединены с первым н вторым входами третьего элемента И соответственно, выход которого соединен с первым вхо дом первого элемента ИЛИ, выход которого является выходом устройства, о т л и.ч а ю щ е е с я тем, что, с целью расширения области примене-. ния, в устройство введены второй . Е регистр микрокоманд, регистр результата, второй коммутатор, третий элемент ИЛИ, второй, третий, четвертый и пятый элементы задержки, причем второй информационный вход устройства соединен с входом. второго регистра микрокоманд, выход кода логических условий которого соединен с управляющим входом второго коммутатора, вход логических условий. устройства соединен с информационным вхо- дом второго коммутатора, выход которого соединен с информационным ,входом второго регистра логических

1условий, единичный выход триггера пуска соединен с вторым входом второго элемента И и первым входом четвертого элемента И, выход которого соединен с управляющим входом второго регистра логических условий, выход признака ветвления второго регистра микрокоманд соединен с вторым входом четвертого элемента И, выход признака конца микропрограм10562(72 контроля. мы первого регистра микрокомаид соединен с первыми входами пятого и шестого элементов И и второго элемента

ИЛИ, выход которого соединен с единичным входом триггера управления, выход признака конца микропрограммы второго регистра микрокоманд соединен со вторыми входами второго элемента ИЛИ и пятого элемента И, а так-, же с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, и через второй элемент задержки с первым входом восьмого элемента И, единичный выход триггера управления соединен с вторым входом первого элемента И и через третий элемент задержки соединен с вторыми нходамк седьмого и шестого элементон И, выход которого соединен с вторым входом третьего элемента ИЛИ, через четвертый элемент задержки соединен с первым входом девятого элемента И, выход пятого элемента И соединен с инверсными входами первого, шестого и седьмого элементов И, а также с третьим входом третьего элемента HJM выход которого соединен с нулевым

Изобретение относится к цифровой ,вычислительной технике и может быть использовано при разработке средств функционального диагностирования мультимикропрограммных систем. 5

Известно устройство для контроля микропрограмм, содержащее регистры, схему сравнения, элемент задержки и логические элементы И, ИЛИ (I) .

Недостатком известного устройства является низкая достоверность контроля, которая обусловлена тем, что устройство обеспечивает обнаружение только одного класса субъективных ошибок типа "тупик". 15

Известно устройство для контроля микропрограммного автомата, содержащее регистры, триггер, элементы

И, ИЛИ и схему сравнения (/).

Недостатком известного устройства является также низкая достоверность входом тригг ера пуска, управляющим входом регистра результата и входом первого элемента задержки, выход Нер ного элемента задержки через пятый элемент задержки соединен с нулевым входом триггера управления и установочными нходами первого и второго регистров логических условий, регистра результата и счетчика, выход которого соединен с первым входом схемы сравнения, выходы первого и второго регистров логических условий соединены соответственно с первым и вторым входами блока анализа, выход которого соединен с информационным входом регистра результата, информационный выход, единичный и нулевой выход триггера первого разряда регистра результата соединены соответственно с вторыми входами схемы сравнения и вторыми входами восьмого и девятого элементов И, выходы которых соединены соответственно с вторым и третьим входами первого элемента ИЛИ, второй выход генератора импульсон соединен с установочными входами первого и второго регистров микрокоманд.

Известен также микропрограммный процессор, в состав которого входит устройство для контроля микропрограмм, содержащее счетчик, схему сравнения, регистр, триггер и элементы И,ИЛ4 (1 .

Недостатками известного устройства являются низкая достоверность контроля и узкая область применения.

Это обусловлено тем, что оно контролирует ход выполнения микропрограммы путем подсчета числа микрокоманд только в линейной неразветвленной ее части. Кроме того, это устройство не позволяет контролировать микропрограммы.

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению является устройство для контроля микропрограммного процессора, содержащее счетчик, первый и второи регистры логических условий, первый регистр микрокоманд, генератор импульсов, блок

105 анализа, схему сравнения, триггеры пуска и управления, первый коммутатор, первый элемент задержки, первый и второй элементы ИЛИ; первый — девятый элементы И, причем вход пуска устройства соединен с единичным входом триггера пуска, единичный выход которого соединен с управляющим входом генератораимпульсов,первый выход генератора импульсов соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика, вход логических условий устройства соединен с инфор,мационным входом первого коммутатора, выход которого соединен с информационным входом первого регистра логических условий, первый информационный вход устройства соединен с входом первого регистра микрокомаид. выходы кода логических условий и метка ветвления которого соединены соответственно с управляющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управляющим входом первого регистра логических условий, выходы схемы сравнения и первого элемента задержки соединены с первым и вторым входами третьего элемента И соответствен.ю, выход которого соединен с первым входом первого элемента ИЛИ, выход которого является выходом устройства (Г) .

Недостатком известного устроиства является узкая область применения, которая обусловлена тем, что в нем реализуется контроль последовательных микропрограмм путем подсчета числа реализованных микрокоманд к зависимости от выполняемой ветви (кортежа значений логических условий) и анализа соответствия индексов, изменяющихся в течение микротакта логических условий заданному распределению сдвигов. Это устройство ориентировано только на одновременный контроль одной (последовательной) микропрограммы, что существенно сужает область его применения. Для того, чтобы реализовать контроль параллельных микропрограмм, необходимо одновременно использовать два устройства, аналогичных известному, и специальную схему анализа.

Такое техническое решение потребует больших затрат оборудования и приводит к снижению надежности устройства.

6202

Цель изобретения — расширение области применения устройства.

Поставленная цель достигается тем, что в устройство для контроля микропрограмм, содержащее счетчик, йервый и второй регистр .логических условий, первый регистр микрокоманд, генератор импульсов, блок анализа, схему сравнения, триггер пусщ ка, триггер управления, первый коммутатор, первый элемент задержки, первый и второй элементы ИЛИ, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы И, причем вход пуска устройства соединен с единичным вхо дом триггера пуска, единичный выход которого . соединен с управляющим входом генератора импульсов, первый выход генератора импульсов

20 соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика, вход логических условий устройства соединен с информационным Входом первого коммутатора, выход которого соединен с информационным входом первого регистра логических условий, первый информационный вход устройства соединен с входом первого регистра мик30 рокоманд, выходы кода логических условий и метка ветвления которого соединены соответственно с управляющим входом первого коммутатора и первым входом второго элемента И, выход которого соединен с управляющим входом первого регистра логических условий, выходы схемы сравнения и первого элемента задержки соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого является выходом устройства, введены второй регистр микрокоманд, регистр ре45 эультата, второй коммутатор, третий элемент ИЛИ, второй, третий, четвертый и пятый элементы задержки, причем второй информационный вход устройства соединен с входом второго регистра микрокоманд, выход кода логических условий которого соединен с управляющим входом второго коммутатора, вход логических условий устройства соединен с информационным

55 входом второго коммутатора, выход которого соединен с.информационным входом второго регистра логических условий, единичный выход триггера

1056202 пуска соединен с вторым входом вто-рого элемента И и первым входом четвертого элемента И, выход которого соединен с управляющим входом второ го регистра логических условий, выход метки ветвления второго регистра микрокоманд соединен с вторым входом четвертого элемента И, выход метки конца микропрограмм первого регистра микрокоманд соединен с перными входами пятого, шестого эле" ментов И и второго элемента ИЛИ, выход которого соединен с единичным входом триггера управления, выход метки конца микропрограммы второго регистра микрокоманд соединен с вторыми входами второго элемента ИЛИ и пятого. элемента И, а также с первым входом седьмого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, а через второй элемент задержки-с первым, входом восьмого элементз И, еди ничный выход триггера управления соединен с вторым входом первого элемента И, а через третий элемент задержки соединен с вторыми входами седьмого и шестого элементов И, выход которого соединен с -вторым входом,третьего элемента ИЛИ, а через четвертый элемент задержки соединен . с первым входом девятого элемента

И, выход пятого элемента И соединен с инверсными входами первого, шестого и седьмого элементов И, а также с третьим входом третьего элемента

ИЛИ, выход которого соединен с нулевым входом триггера пуска, управляющим,входом регистра результата и входом первого элемента задержки, выход первого элемента задержки через пятый элемент задержки соединен с нулевым входом триггера управления и установочными входами перво о и второго регистров логических условий, регистра результата и счетчика, выход которого соединен с первым входом схемы сравнения, выходы первого и второго регистров логических условий соединены соответственно с первым и вторым входами блока анализа, выход которого соединен с информационным входам регистра результата, информационный выход, единичный и нулевой выход триггера первого разряда регистра результата соединены соответственно с вторыми входами схемы сравнения

55 повий 14 ° 1, метки ветвления 14,2, информационным 14.3, метки конца второй микропрограммы 14.4, второй коммутатор 15, второй регистр 16 логических условий, генератор 17 импульсов с первым 17„1 и вторым 17,2 выходами„ триггер 18 управления, первый элемент И 19, счетчик 20, пятый элемейт И 21, второй элемент

ИЛИ 22, третий 23, второй 24 и четвертый 25 элементы задержки соответственно, шестой 26 и седьмой 27 и вторыми входами восьмого и девятого элементов И, выходы которых сое" ,динены соответственно с вторым и третьим входами первого элемента ИЛИ, второй выход генератора импульсов соединен с установочными входами первого и второго регистров микрокоманд.

Сущность изобретения состоит в

10 расширении области применения устройства на основе организации одновременного контроля двух параллельно выполняемых микропрограмм.

Контроль параллельных микропроj5 грамм осуществляется путем сравяения действительного и требуемого . значений. контрольного признака, полу- . чаемого путем модификации кода разности числа микрокоманд, содержа20 щихся в ветвях реализуемых параллельных микропрограмм, кодом значений логических условий.

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2 — .временная диаграмма работы устройства; на фиг. 3 - функциональная схема первого и второго коммутаторов; на фиг. 4 — фрагмент параллельной микропрограммы; на фиг. 5 — фрагмент таблицы соответствия, описывающей работу блока ана-. лиза. .Устройство содержит триггер пуска, первый регистр 2 микрокоманд, содержащий поля кода логических условий 2.1 метки ветвления 2.2, информационное 2.3 и метки конца первой микропрограммы 2.4, первый коммутатор 3, первый регистр 4 логи40 ческих условий блок 5 анализа реЭ гистр 6 результата, восьмой 7 и девя-, тый 8 элементы И соответственно;, первый элемент ИЛИ 9, второй 10 и четвертый 11 элементы И соответственно, схерии 12 сравнения, третий эле45 мент И 13, второй регистр 14 микрокоманд с полями кода логических ус10562

7 элементы И соответственно, третий элемент ИЛИ 28, первый 29 и пятый 30 .элементы задержки соответственно, входы пуска 31, логических условий

32, первый 33 и второй 34 информационные входы устройства соответственно, выход 35 устройства.

Первый (второй) коммутатор 3 (15) (фиг. 3) содержит группу элементов

И 36;1-36.!! и элемент ИЛИ 37.

На фиг. 4 и 5 приняты следующие

О f3 я обозначения: А,...,А,А 1,...,А микрокоманды первой и второй .параллельной микропрограмьйй, х,,х,х ее ае f3 логические условия; N,N - количест. во микрокоманд в микропрограммах при фиксированных значениях логи-ческих условий;.Ь Й Р- требуемое значение контрольного признака, !!! « маркерный разряд.

Поясним назначение основных узлов устройства.

Регистры 2 и 14 микрокоманд предназначены для хранения микрокоманд параллельных микропрограмм. Эти регистры имеют в соответствии с форматом микрокоманд четыре поля: поле кода логических условий 2.1 (14 1), в котором указывается код (номер) проверяемого в данной точке ветвления логического условия; поле метки ветвления 2,2 (14.2), в котором эанисывается единица только в точках ветвления; информационное поле

2,3 (14.3), в котором записываются операционные и адресные части микрокоманд (адресные части посту- . пают на формирователь адреса, à операционные на выход устройства; выходы:этого поля условно не показа40 . ны); поле метки конца микропрограм.мы 2.4 (14.4), в котором записывается единица только в последней микрокоманде микропрограммы.

Триггер 1 предназначен для фик- 45 сации сигнала начала параллельного участка, который является пусковым сигналом для данного устройства.

Элементы И 10 и 11 предназначены для разрешения записи значений ло- 50 гических условий в регистры логичес-, ких условий по меткам ветвлений в процессе выполнения параллельных микропрограмм. Регистры 4 и 16 логических условий предназначены для записи кода значений логических условий. Запись информации в эти ре., гистры осуществляется через комму02 8 таторы 3 и 15 (фиг. 3). С помощью элементов И 36 1,...,36.!! иэ кода значений логических условий, поступающих на входы 32, выделяется один разряд (код на входах 2.1 (14 ° !) унитарный) и значение проверяемого логического условия через элемент

ИЛИ 37 записывается в регистры

4 н !6 °

Блок 5 анализа предназлачен дпя формирования кода знакового разряда тр

ign(AN ) этого числа в зависимости от кодов значений логических условий и является комбинационным кодовым преобразователем. Алгоритм функционирования блока 5 анализа поясняется примером, представленным на фиг. 4 и 5. Для данной параллельной микропрограммы (фиг. 4) таблица соответствия входных наборов представлена на фнг. 5.

Регистр 6 результата предназначен для записи и хранения кода д М сформированного в блоке 5 анализа, элементы И 7 и 8 - для сравнения знаков, схема 12 сравнения — для сравнения абсолютных значений кодов, элемент

И 13 — для разрешения выдачи резуль.тата сравнения после формирования кода A N в регистре 6. Элемент ИЛИ 9 предназначен для выдачи сигнала ошибки в случае несовпадения Sign(A )

ТР и Sign(!!NK) или кодов/ЬЙ / и/ 3,Ч /.

Элемент ИЛИ 22 предназначен для фор мирования сигнала об окончании лю-. бой нли обеих параллельных микропрограмм. Генератор 17 тактовых импульсов обеспечивает синхронизацию работы. По импульсам с выхода 17.1 производится считывание микрокоманд в регистры 2 и,14, а с выхода

17.2 — их обнуление. Триггер 18 предназначен для фиксации сигнала окончания одной из параллельных микропрограмм. Элемент И 19 предназначен для разрешения подсчета счетчиком

20 кода разности микрокоманд ь N в случае, если выполнение одной микропрограммы уже закончено, а второй еще нет. Элемент 23 задержки предназначен дпя исключения формирования результата контроля по сигналу об окончании выполнения первой микропрограммы, Элемент И 21 предназначен для обеспечения сравнения кодов/ b, N / и/ьФ/, тр блокировки сравнения знаков S igniKN1)

1 и S ign(aN ) и запрещения записи ин!

056202

9 формации в счетчик 20 в случае одновременного окончания выполнения параллельных микропрограмм.

Элементы И 26 и 27 предназначены для формирования сигнала знака ф

Sign(AN ) после окончания обеих параллельных микропрограмм. Элемент

ИЛИ 28 предназначен для формирова.ния сигнала об окончании параллельного участка и записи кода gN в реТО гистр 6, элементы задержки 24 и 25для задержки поступления сигнала знака Sign(h,Ni) на сравнение его со знаком Sign(b,N ) на время записи информации о нем в регистр 6. Элемент

29.задержки предназначен для задержки сигнала на выдачу результата сравнения кодов/!г Ne/ и/!!И /po его записи в регистр 6. Элемент 30 задержки предназначен для эацержки сигнала .на автоматическую установку схемы в исходное состояние до тех пор, пока не будет произведено сравнение величин,!Ь ! !!и/ЛФ/, и Sign(AN г) и

S i g n (9 >М ), Контроль параллельных микропрограмм заключается в следующем.

В регистрах 4 и 16 логических условий в процессе реализации параллельных микропрограмм записываются коды значений логических условий, По результирующему коду в блоке 5 анализа вычисляется код. После выполнения одной из микропрограмм, например Р (@ ) счетчиком 20 начинается подсчет числа реализуемых далее микрокоманц в микропрограмме

7„, (i) .

По окончании выполнения второй микропрограммы Р!!(Ч ) вычисляетс г» знак разности S!цп(йИ ) . Sign(ÀN )>О, И если последней заканчивается микро— программа !,г и S i gn,ë N ) (О если ( последней заканчивается микропрограмма Р . На элементах И 7 и 8 5 !с!п(Й

6 сравнивается со знаком разности, . записанным в знаковом разряде регистра 6. В случае несовпадения формируется сигнал ошибки на выходе

3O устройства. Сигггал ошибки формируется также при несовпадении кодов (аР) и (!!!! ) на схеме 12 сравнения, Если обе микропрограммы Pg и Гр закончатся одновременно, то знаки

51gn (й N5 и S gn (Ь Ч ) не сравниваются, а сравниваются только коды (МР1 и/ ЬФ!.

При автоматической установке схе. мы в исходное состояние в регистры

4 и 16 логических условий записывается единица в первый разряд. Эта единица служит маркером формируемого кода логических условий. Тогда для формирования кода Ь и испольэутр ется информация, снимаемая с разрядов регистров 4 и 16, расположенных

I0 выше первого единичного.

Устройство контроля параллельных микропрограмм работает следующим о6разом. В исходном состоянии все элементы памяти, эа исключением регистров 4 и 16 логических условий, находятся в нулевом состоянии. В регистрах 12 и !3 логических -условий записаны единицы в первых разрядах.

По приходу на вход 3! устройства

20 сигнала "Начало параллельного участка первый триггер l устанавливается в единичное состояние. Сигнал высокого уровня, снимаемый с его выхода, поступает на входы элементов И iO

2 и 11, разрешает запись логических условий в регистры 4 и i6 логических условий и подачу импульсов от генератора 17 . Значения логических условий, поступающие на входы 32 устройства записываются в регистры 4 и

16 логических условий по меткам ветвления в микропрограммах, поступающим с полей 2.2 и !4.2 регистров микроманд, через элементы И 10 è !1 на синхровходы регистров 4 и 16.

Сигнал об окончании выполнения микропрограммы, например,сгог(ср ) поступает с поля 2.4 (14.4) через элемент ИЛИ 22 на вход (фиг, 2) триггера 18 и устанавливает его в единичное состояние. Тогда при поступлении каждоro синхроимпульсà считы, вания очередной микрокоманды (первого выхода генератора !7) на вход

) элемента И 19 в счетчике 20 формиру-!

5 ется код g

Сигнал окончания микропрограммы

9,(Pi ) через элемент И 26 (27) не

:проходит, так как он блоКирован нулевым сигналом, поступающим с выхо50 да элемента 23 задержки.

По приходу сигнала окончания выполнения микропрограммы Ч г1(P ) на выходе элемента И 27 (26) появляется сигнал высокого уровня, кото55 рый поступает через элемент ИЛИ 28 на R-вход триггера 1 и С-вход регистра 6. При этом первый триггер I устанавлив ается в нулевое состояние

1056202

12. и запрещает запись логических условий в регистры 4 и !б логических условий. Код д .1 записывается в регистр тр

6 результата. С задержкой, равной времени записи кода д Ч н регистр 6, ср осуществляемой элементом 24 (25) задержки, сигнал поступает на вход элемента И 7 (8) и свидетельствует о том, что знак разности b,N îòðèöàòåëüíûé (положительный). На другой вход этого элемента поступает сигнал со знакового разряда регистра 6. Этот сигтя ь нал равен единице, если знак.у;Й положительный, и нулю, если знак.4 Й отрицательный. 15

Таким образом, при несовпадении

519п(дЙ р) и Sign(Lll<) на выходе элемента И 7 (8) появится единичный сигнал, который через первый элемент

ИЛИ 9 пройдет на выход 35 устройства. 2р

Одновременно со сравнением знака, единичный сигнал с выхода элемента

ИЛИ 28 с задержкой на элементе 29 задержки поступает на вход элемента, И 13 и разрешает прохождение на вы- 25 ход устройства 34 сигнала результата сравнения кодов(b, Й г и (4 !11 . Эти коды снимаются соответственно с выходов регистра 6 и счетчика 20 и посту,пают на входы схемы 12 сравнения. Если коды не совпадают, то единичный сигнал ошибки с выхода схемы

12 сравнения через элементы И 13 и ИЛИ 9 поступа т на выход устройства 35.

С задержкой на элементе 30 задержки равной времени сравнения кодов

4 Й и 4,N, сигнал поступит затем на й-входы триггеров 1 и 15, регистра 6, Dl-входы регистров 4 и 16 логических условий, При этом триггеры l и 15 и регистр 6 обнуляются, а в первые разряды регистров 4 и 16 логических условий записываются единицы.

Если выполнение обеих микропрограмм закончится одновременно, то с выходов полей 2.4 и 14.4 одновременно поступят сигналы, триггер 18 установится в единичное состояние, но подсчет кода д Й В в счетчике 20 не произведется, так как инверсный вход элемента И 19 запирается сигналом высокого уровня, поступающим с выхода элемента И 21, этим же сигналом запираются элеменчы И 26 и 27. Единичный сигнал, снимаемый с выхода шестого элемента И 21, поступает на вход элемента ИЛИ 28, что влечет эа собой окончание формирования ко, т да 4 Й и запись его в регистр 6

Т результата, сравнение кода i 4 Й j с

) 4 ЙИ, автоматическую установку схемы в исходное положение аналогично вышеописанному..

Таким образом, предлагаемое устройство позволяет осуществлять в отличие от известных контроль как последовательных, так и параллельных микропрограмм.

105б202

1056202

Фиг. 2

1056202

Фиг 5

Составитель И.Сигалов

Техред M. Гергель Корректор А. Зимокосов

Редактор А.Козориэ

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 9308/43 Тираж 706 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5