Устройство для контроля блоков постоянной памяти

 

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) 0 11 С 2

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 858115 (21) 3539491/18-24 (22) 10.01 ° 83

° ° ° °

46) 15.03.84. Бюл. 10 72) A.Ë. Самойлов и В.И. )(хатришви ли (53) 681.327.66(088.8) (56) 1. Авторское свидетельство СССР

9 858115, кл. G 11 С 29/00, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ по авт. св. 9 858115, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства и достоверности контроля, в него введены последовательно соединенные счетчик .адреса и генератор тактовых импульсов, вход которого подключен к выходу блока сравнения, коммутатор, элементы И и ИЛИ, элементы задержки, формирователь сигналов сброса, последовательно соединенные счетчик циклов и дешифратор, выход которого подключен к первому входу элемента И и управляющему входу коммута- . тора, выходы которого соединены с одними из входов сумматора, другие. входы которого подключены соответственно к одному из выходов счетчика и выходу первого элемента задержки, вход которого подключен к выходу генератора тактовых импульсов, выход счетчика адреса соединен с входом счетчика циклов и вторым входом элемента И, выход которого подключен непосредственно к входу блока сравнения и через .второй элемент задержки — к первому входу эле- Е

«О мента ИЛИ, второй вход которого соединен с выходом формирователя сигналов сброса, а выход подключен к управляющим входам сумматора и счетчиков.

1080218

Изобретение относится к вычис лительной технике и мсжет быть использовано при разработке, отладке и диагностике неисправностей запоминающих устройств.

По основному авт. св. 9 858115 5 известно устройство для контроля блоков постоянной памяти, содержащее сумматор, информационные входы которого соединены с входами устройства, блок сравнения, первый 1Î вход которого соединен с шиной разрешения сравнения, блок установки контрольного двоичного числа, выходы которого подключены к одним из входов блока сравнения, информационные выходы сумматора соединены с другими входами блока сравнения, выход которого соединен с выходом устройства, счетчик, вход которого соединен с выходом переноса единиц сумматора, а выходы счетчика соединены с соответствующими входами блока сравнения (i) . !

Работа этого устройства основана на сложении многоразрядных чисел, считываемых из блока постоянной памяти. Единицы переполнения при сложении поступают с выхода переноса старшего разряда сумматора в счетчик. После окончания сложения всех чисел в блоке сравнения под действием сигнала сравнения осуществляется сравнение результирующей суммы с контрольным двоичным числом. Если сумма совпадает с контрольным числом, то вырабатывается сигнал сравнения и останов.

Это устройство позволяет Обнаруживать многократные ошибки при неисправности в старших разрядах блока памяти. Вероятность обнаружения ошибки зависит от количества разрядов счетчика.

Недостатком этого устройства является ограниченное быстродействие, обусловленное большим количествам разрядов сумматора и счетчика, вызванная этим повышенная трудоемкость набора контрольной суммы оператором,: повышенная вероятность ошибки оператора при наборе контрольного числа, обусловленная многоразрядностью сумматора и счетчика, а также отсутствие автоматизированного контроля времени выборки чисел (вынолнение этого параметра требуется техническими условиями на блоки памяти).

Цель изобретения — повышение быстродействия путем сокращения разрядности сумматора и введения переноса с выхода счетчика на вход сумматора и повышение достоверности . контроля блоков памяти путем автоматизации контроля времени выборки чисел из блоков памяти.

Поставленная цель достигается тем, что в устройство для контроля блоков постоянной памяти введены последовательно соединенные счетчик адреса и генератор тактовых импульсов, вход которого подключен к выходу блока сравнения, коммутатор, элементы И и ИЛИ, элементы задержки, формирователь сигналов сброса, последовательно соединенные счетчик циклов и дешифратор, выход которого подключен к первому входу элемента

И и управляющему входу коммутатора, выходы которого соединены с одними из входов сумматора, другие входы которого подключены соответственно к одному из выходов счетчика и выходу первого элемента задержки, вход которого подключен к выходу генератора тактовых импульсов, выход счетчика адреса соединен с входом счетчика циклов и вторым входом элемен,та И, выход которого пбдключен непосредственно к входу блока сравнения.и через второй элемент задержки - к первому входу элемента ИЛИ, второй .вход которого соединен с выходом формирователя сигналов сброса, а выход подключен к управляющим входам сумматора и счетчиков.

На чертеже изображена структур.ная схема устройства для контроля блоков постоянной памяти.

Предложенное устройство, подключаемое к контролируемому блоку 1 постоянной памяти, содержит коммутатор 2, сумматор 3, счетчик 4, блок:.

5 сравнения, блок б установки контрольного двоичного числа, счетчик

7 циклов, дешифратор 8, элемент

И 9, первый элемент 10 задержки, используемый в качестве узла контроля времени выборки, второй элемент

11 задержки, элемент ИЛИ 12, генератор 13 тактовых импульсов, счетчик 14,.адреса, формирователь 15 сигналов сброса, состоящий из кнопки 16 "Пуск" и триггера 17.

Устройство работает следующим образом.

Пуск устройства осуществляется оператором при нажатии кнопки 16 в формирователе. 15. Сигнал сброса через элемент ИЛИ 12 поступает на сумматор 3, счетчики 4, 7 и 14.

При этом с выхода дешифратора 8 на управляющий вход коммутатора 2 поступает сигнал, разрешающий прохождение через коммутатор 2 первой группы разрядов блока 1 на сумма- . тор 3.

$Q При подаче на вход блока 1 последовательно изменяющегося кода ад-. реса со счетчика 14 и импульса обращения с. выхода блока 1 первая группа разрядов считанного числа прохо.дит через коммутатор 2 на вход сум 1080218

;матора 3. Одновременно импульсы обращения поступают на вход элемента «0 задержки. Величина задержки в нем выбирается оператором в зависимости от времени выборки контролируемого блока 1. На выходе элемента 5

10 задержки вырабатываются импульсы сложения, которые поступают в сумматор 3, где при этом производится сложение чисел, поступающих из. коммутатора 2 ° Сложение чисел осуществляется по принципу накопления, т.е. первое число записывается в сумматор 3, второе складывается с первым, третье — с суммой первого

-и второго, четвертое число склады:вается с результатом предыдущего такта сложения и т.д., пока из блока

1. не будут выведены все числа. Импульсы переноса с выхода сумматора

3 поступают на счетчик 4, а сигналы .переноса с выхода счетчика 4 направ20 ляются на вход сумматора 3, обра, зуя кольцевую цепь переноса. Пос:ле этого с выхода счетчика 14 посту-. пает импульсный сигнал сравнения на вход счетчика 7 и на один из вхо25 дов элемента И 9. На другой вход элемента И 9 при этОм с дешифратора .8 действует сигнал, запрещающий про:хождение сигнала сравнения через элемент И 9. По заднему фронту- сигнала сравнения счетчик 7 переключается, при этом дешифратор 8 формирует на:.своем выходе сигнал, пере ключающий коммутатор 2 в положение, при котором с выхода блока 1 через коммутатор 2 пропускается другая

:,.группа разрядов. Одновременно с вы,хода дешифратора 8 сигнал разреше1ния поступает на один из входов элемента И 9. Но в это время на дру- 40

4 гом входе элемента И 9 импульсного ., игнала сравнения уже нет (счетчик 7 переключился re заднему фронту сигнала сравнения, поступившего со. счетчика 14, поэтому сигнал сравне- 45 ния на опрос блока 5 сравнения не поступает). После этого повторяет -.: ся цикл опроса контролируемого бло,ка 1 rro всем адресам с той лишь разницей:, что на сумматор 3 во вто-. ,ром цикле .поступают старшие разряды чисел, где они складываются с .суммой чисел младших. разрядов, накопленных в сумматоре 3 в первом цикле. После окончания второго цикла ойроса блока 1 с выхода счетчика 14 поступает второй сигнал срав- нения, который проходит через элемент И 9 на вход блока 5 сравнения.

С выхода сумматора 3 и счетчика 4 сумма чисел подается на первые чис- 6О ловые входы блока 5 сравнения. На вторые числовые. входы блока 5 сравнения из блока б поступает двоичное число, набранное оператором.

В случае равенства результирующей суммы и контрольного числа по сигна-. лу сравнения, поступившему с. элемента И 9, с выхода блока 5 сравнения снимается сигнал равенства, который направляется в генератор 13 тактовых импульсов и разрешает продолжить проверку блока 1. Сигнал сравнения c,âûõîäà элемента И 9 ,задерживается на элементе 11 задержки и затем через элемент ИЛИ 12 .обнуляет сумматор 3 и счетчики 4, ,7 и 14. Затем процесс контроля бло;ка памяти повторяется. В случае

:неравенства на выходе блока 5 срав нения формируется сигнал останова,. который запрещает дальнейшую работу генератора 13 тактовых импульсов, Процесс проверки блока 1 при этом прекращается. Неравенство результи.рующей суммы и контрольного числа может быть результатом неверной информации, выведенной из блока 1, или более поздней выборки .чисел из ,блока 1 по каким-либо разрядам. В последнем случае следует выбрать другую задержку в элементе 10 задержки и повторить проверку.

Введение кольцевого переноса с выхода счетчика 4 на вход сумматора 3 позволяет сократить разрядность счетчика 4 при сохранении высокой. вероятности обнаружения ошибок в старших разрядах блока. памяти.

Введение коммутатора 2 позволяет сократить разрядность сумматора в

K раз (K - число групп, на которые разбиваются разряды чисел блока 1).

Технико-экономическое преймущество предложенного технического решения заключается в повышении быстродействия устройства при проверке длинноразрядных блоков постоянной памяти.

Преимуществом предложенного тех- " нического решения является также введение автоматизированной проверки времени выборки. Отсутствие автоматизированного контроля времени выборки снижает достоверность контроля блоков памяти. Обычно время выборки измеряют по каждому разряду на осциллографе. При этом на одном луче совмещают все числа, считанные из блока памяти в данном разряде. При этом отдельные иола могут выводиться из блОка памяти позже, но заметить это на осциллографе невозможно.

1080218, Составитель В. Рудаков

Редактор Л. Веселовская Техред A.Áàáèíåö Корректор И. Эрдейи

Заказ 1367/53 Тираж-575 Подписное

BHHHIIH Государственного комитета-СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. ужгород, ул. Проектная, 4