Устройство для коррекции ошибок в блоках памяти

 

УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК В БЛОКАХ ПАМЯТИ, содержащее первый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого является выхог дом устройства, второй регистр, выход которого подключен к второму входу генератора синромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров являются соответственно входами данных и входами контрольных разрядов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управляющему входу накопителя синдромов, второй выход второго дешифратора подключен к второму управ. ляющему входу накопителя синдромов, адресные входы которого являются адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, отличаю тем, что, с целью экономии оборудования и повышения быстродействия, оно содержит третий дешифратор, выход кртр- . S рого подключен к третьему входу коррекСП тора данных,первый и второй входы третьего дешифратора подключены соотс ветственно к выходу накопителя синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопителя синдромов и входу второго дешифратора. 41 :о ;о 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (Н

3(50 6 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3426173/18-24 (22) 20.04.82 (46) 15.02.84. Бюл. М 6 (72) В.М.Головков и И.М.Рыбин (71) Институт электронных управляющих машин (53) 681.327.6(088.8) (56) 1. Авторское свидетельство СССР по заявке М 2782255/18-24 кл. G 11 С 29/00, 1979.

2. Патент США Р 4139148, кл. G 06 F 11/12, опублик. 1979 (прототип); (54)(57) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ

ОШИБОК В БЛОКАХ ПАМЯТИ, содержащее йервый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого является выхо дом устройства, второй регистр, выход которого подключен к второму входу генератора синромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров являются соответственно входами данных и входами контрольных разрядов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управляющему входу накопителя синдромов, второй выход второго дешифратора подключен к второму управ. ляющему входу накопителя синдромов, адресные входы которого являются адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, о т л и ч а ю щ е е с я тем, что, с целью экономии оборудования и повышения быстродействия, оно содер жит третий дешидраторр выход кото- . Е рого подключен к третьему входу корректора данных, первый и второй входы тре- g+ тьего дешифратора подключены соответственно к выходу накопителя С. синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопителя синдромов и входу второго дешифратора.

1073798

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах электронных вычислительных машин.

Известно устройство для исправления ошибок в блоках памяти, содер жащее формирователь проверочного кода, дешифратор одноразрядных ошибок, блок обнаружения двойных ошибок, формирователи четности, .10 сумматоры и элементы И и ИЛИ. Использование устройства на выходе блоков памяти позволяет корректировать одиночную и определять двойную ошибку (1J . 15

Недостатком известного устройства является низкая эффективность контроля за счет того, что оно не может исправлять двойные ошибки, Наиболее близким к изобретению является устройство коррекции двойных ошибок блоков памяти, содержащее первый регистр, выход которого подключен к первому входу генератора синдрОмОв и к первОму вхОду кОррек тора данных, выход которого является выходом устройства, второй регистр, выход которого подключен к второму входу генератора синдромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров являются соответственно входами данных и входами контрольных разрядов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход 35 которого подключен к первому выходу второго дешифратора и к первому управ ляющему входу накопителя синдромов, адресные входы которого являются адресными входами устройства, выхоц 40 первого дешифратора подключен к второму входу корректора данных j2J .

Недостатком данного устройства является его низкое быстродействие как в случае отсутствия ошибок, так и при коррекции ошибок, вызванное удлинением цепи обработки даннЫх за счет последовательного включения мультиплексоров, инверторов и регистра синдрома, а также последовательным двойным срабатыванием цепи коррекции при наличии двойной ошибки °

Кроме того, устройство имеет большие аппаратурные затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекции не только данных, но и контрольных разрядов и наличием ряда инверторов для согласования по фазе входных и выходных данных.

Цель изобретения — экономия оборудования и повышение быстродействия устройства, Поставленная цель достигается тем, что в устройство для коррекции ошибок, в блоках памяти, содержащее первый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого является выходом устройства, второй регистр, выход которого подключен к второму входу генератора синдромов, третий вход которого подключен к накопителю синдромов, входы первого и второго; регистров являются соответственно входами данных и входами контрольных разрядов устройства, выход генератора синдромов подключен к первому входу первого дешифратора, второй вход которого подключен к первому выходу второго дешифратора и первому управляющему входу накопителя синдромов, второй выход второго дешифратора подключен к второму управляющему входу накопителя синдромов, адресные входы которого являются адресными входами устройства, выход первого дешифратора подключен к второму входу корректора данных, дополни тельно введен третий дешифратор, выход которого подключен к третьему входу корректора данных, первый и второй входы третьего дешифратора подключены соответственно к выходу накопителя синдромов и второму выходу второго дешифратора, выход генератора синдромов подключен к информационным входам накопителя синдромов и входу второго дешифратора.

Сущность изобретения заключается в том, что дешифраторы выполнены в виде полупроводниковых постоянных запоминающих устройств с идентичной информацией.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство состоит из регистра 1 для хранения данных, регистра 2 для контрольных разрядов, генератора 3 синдромов, дешифратора 4 вида ошибки, накопителя 5 синдромов, дешифраторов б и 7, корретора 8 данных.

Выход Ош 1дешифратора 4 ошибки, сигнал на котором cîoòâåòñòâóåò наличию одиночной ошибки, соединен с управляющим входом дешифратора б и с управляющим входом Зп (запись) памяти накопителя синдромов 5.

Выход дешифратора Ош 2, сигнал на котором соответствует наличию двойной ошибки, соединен с управляющим входом дешифратора 7 и с управляющим входом 4, (чтение) накопителя 5 синдромов, Устройство работает следующим образом.

При появлении одиночной ошибки синдром ошибки поступает с выходов генератора 3 синдромов на входы накопителя 5 синдромов и записывается в .ячейку определяемую адресом данных

1073798

Выход Аэжмых по сигналу Ош 1 с выхода дешифратора

4. Сигнал Ош 1 разрешает работу дешифратора 6, и, таким образом, работу дальнейшей цепи коррекции одиночной ошибки. При этом первая цепь коррекции дешифратора 7 отключена. 5

Если со временем в той же самой зоне адресов (зону адресов можно определить, например., объемом одной микро.схемы памяти с тем, чтобы объем памяти синдромов был на 3-4 порядка мень-fP ше объема основной корректируемой памяти ) появляется синдром двойной ошибки, означающий наложение неизвестной ошибки на обнаруженную ранее ошибку, то по сигналу Ош 2 с выхода дешифратора 4 происходит чтение содержимого накопителя 5 синдромов, и считанный синдром поступает на входы генератора 3 синдрома, превращая тем самым синдром двойной ошибки в синдром одиночной, на выходе дешифратора 4 появляется сигнал Ош 1, при этом сохраняется и появившийся ранее сигнал Ош 2.

ВНИИПИ Заказ 337/49

Тираж 575 Подпи сн

Филиал ППП "Патент", г.Ужгород,ул.Проектная,4

Таким образом, оба дешифратора 6 я 7, соответствующие выходы которых объединены, производят коррекцию даннйх в двух разрядах.

Устройство имеет следующие преимущества. Время коррекции одиночной ошибки по сравнению с прототипом уменьшается за счет сокращения трех логических каскадов в цепи коррекции данных. Время коррекции двойной ошиб. ки уменьшается фактически вдвое, так как не требуется перезаписи скорректированных один раз данных вновь в регистр данных. По этой же причине в устройстве нет связи с выхода кор-. ректора на вход регистров и, следовательно, нет необходимости в согласующих инверторах, мультиплексорах на выходе регистров, оборудовании для коррекции контрольных разрядов.

Дополнительные преимущества приоб» ретает устройство при реализации дешифраторов 6 и 7 на микросхемах постоянной памяти, имеющих выход с открытым коллектором.