Запоминающее устройство с автономным контролем

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С . АВТОНОМНЫМ КОНТРОЛЕМ, содержащее регистр адреса, выход которого соединен с первым входом дешифратора и с . входом первого блока свертки по мо-,. дулю два, выход которого подключен к первому входу первого блока сравнения , накопитель, входы которого соединены с Выходами дешифратора, а выходы - с входами первого элемента ИЛИ и с входами регистра адреса, информационные выходы которого являются информационными выходами устройства и подключены к входам второго блока свертки по модулю два, выход которого соединен с первым входом второго блока сравнения, первый элемент И, выход которого подключен к второму входу дешифратора и к первому входу первого триггера, второй вход которого соединен с выходом второго элемента ИЛИ, выход первого триггера подключен к первому входу первого элемента И и является индикаторным выходом устройства, второй вход пер- . вого элемента И является входом опроса устройства, установочным входом которого является первый вход второго элемента ИЛИ, контрольные выходы регистра адреса подключены соответственно к вторым входам первого и второго блоков сравнения, отличающеес я тем, что, с целью повышения бы--, стродействия контроля, оно содержит элементы задержки, элементы И, второй , третий и четвертый триггеры, первые входы которых соединены с вторым входом дешифратора и подключены к входу первого элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И и с входом второго элемента задержки , выход которого соединен с первым входом(Четвертого элемента И, выход s последнего соединен с вторым входом (Л второго элемента ИЛИ, второй вход второго элемента И соединен с выходом первого блока сравкёния,второй вход третьего элемента И соединен с выходом второго блока сравнения, выход первого элемента ИЛИ подключен к второму входу второго триггера, вы ходы BTOpoiro и третьего элементов И подключены к вторьм входам третьего и четвертого триггеров, выходы второго , третьего и четвертого триггеров ю подключены соответственно к второму третьему и четвертому входам четвертого элемента И и соединены с первыми входами пятого, шестого и седьto мого элементов И, вторые входы которых являются управляющим входом устройств а, выходы пятого,шестогои седьмого элементов И являются контрольными выходами устройства, .

„„SU„„1072102 А

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИК

3(5В- G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ арий цг а а „ай, ". л

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3502803/18-24 (22)25.10.82 (46)"„7.02.84. Бюл. р (72)Л.О. Беспалов (53)681.327(088.8) (56)1. Авторское свидетельство СССР

Р 467409, кл. G 11 С 29/00, 1973;

2. Авторское свидетельство СССР по заявке- 9 3275294, кл. G 11 С 29/00, 1981 (прототип). (54) (57 ) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С .

АВТОНОМНЫМ КОНТРОЛЕМ, содержащее регистр адреса, выход которого соединен с первым входом дешифратора и с входом первого блока свертки по мо-, дулю два, выход которого подключен к первому входу первого блока сравне-! ния, накопитель, входы которого соединены с выходами дешифратора, а выходы — с входами первого элемента ИЛИ и с входами регистра адреса, информационные выходы которого являются информационными выходами устройства и подключены к входам второго блока свертки по.модулю два, выход которо; го соединен с первым входом второго блока сравнения, первый элемент И, выход которого подключен к второму входу дешифратора и к первому входу . первого триггера, второй вход которого соединен с выходом второго элемента ИЛИ, выход первого триггера подключен к первому входу первого элемента И и является индикаторным выходом устройства, второй вход первого элемента И является входом опроса устройства, установочным входом которого является первый вход второго элемента ИЛИ, контрольные выходы регистра адреса подключены соответственно к вторым входам первого и второго блоков сравнения, о т л и ч а ю щ е ес я тем, что, с целью повышения бы-.. стродействия контроля, оно содержит элементы задержки, элементы И, второй, третий и четвертый триггеры, первые входы которых соединены с вторым входом дешифратора и подключены к входу первого элемента задержки, выход которого соединен с первыми входами второго и третьего элементов

И и с входом второго элемента задержки, выход которого соединен с первым входом, четвертого элемента И, выход щ последнего соединен с вторым входом второго элемента ИЛИ, второй вход второго элемента И соединен с выходом первого блока оренненнн,второй вход третьего элемента И соединен с выходом второго блока сравнения, вы- ф ход первого элемента ИЛИ подключен к второму входу второго триггера, вы- фима ходы второго и третьего элементов И подключены к вторым входам третьего и четвертого триггеров, выходы второго, третьего и четвертого триггеров подключены соответственно к второму, третьему и четвертому входам чет- IaeasL вертого элемента И и соединены с пер- р выми входами пятого, шестого и седьмого элементов И, вторые входы кото- Я рых являются управляющим входом устройства,выходы пятого, шестого. и седьмого элементов И являются контрольными выходами устройства .. :В

1072102

Изобретение относится к цифровой вычислительной технике и предназначено для использования в составе специализированных цифровых вычислительных машин (ЕВЦ или систем обработки и передачи цифровых данных. 5

Известно запоминающее устройство (ЗУ) с автономным контролем, содержащее регистр адреса, выход которого через дешифратор адресов подключен к входу накопителя, соединенного соответствующими выходами с входами регистра, Любая ячейка этого ЗУ наря.— ду с информационной частью имеет дополнительные разряды, в которых хранятся контрольные признаки свертки 15 (например, по модулю 2 или 3), относящиеся как к коду числа, так и к коду адреса, по которому выбирается данная ячейка. В процессе считывания . содержимого из ячейки происходит свертывание ее информационной части и сравнение результатов свертки с соответствующими контрольными признаками.

Второй контрольный признак (признаки) сравнивается с результатом .свертки содержимого регистра адреса (1) .

Недостатком известного устройства является отсутствие в его составе средств контроля тракта дешифратора и накопителя, что ограничивает область применения.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с автономным контролем, состоящее из регистра адреса, связанного через дешифратор с накопителем, в котором наряду с числовой информацией хранятся контрольные признаки информационной час- 30 ти и текущего адреса, регистра числа, подключенного к выходам накопителя, блоков сравнения, связанных с соответствующими блоками сверток и с контрольH H Разрядами Регистр ис, 45 элемента ИЛИ, сопряженного с выходом накопителя, триггера контроля цепей опроса дешифратора и накопителя и элемента И, первый вход которого является входом опроса устройства. Второй вход элемента И связан с выходом триггера контроля. Вход первого блока свертки подключен к выходу .регистра адреса, вход второго блока свертки — к выходу регистра числа.

Однако несмотря на наличие в составе ЗУ встроенных средств диагностики основных частей устройства решение о состоянии его исправности принимается либо при применении спе- 60 циальных проверочных стендов, либо в устройстве управления используемой аппаратуры (CIJBN, система для обработки цифровых данных) на основе ,прогона ряда диагностических. тестов. 65

Это приводит к увеличению времени, необходимого для оперативного анализа состояния ЗУ при каждом обращении к нему, а следовательно, к снижению быстродействия устройства.

Цель изобретения — повышение бы-; стродействия устройства.

Поставленная цель достигается тем что в устройство, содержащее регистр адреса, выход которого соединен с первым входом дешифратора и с входом первого блока свертки по модулю два, выход которого подключен к первому входу первого блока сравнения, накопитель, вхощы которого соединены с выходами дешифратора, а выходы — с входами первого элемента ИЛИ и с входами регистра адреса, информационные выходы которого являются информационными выходами устройства и подключены к входам второго блока свертки по модулю два, выход которого соединен с первым входом второго блока сравнения, первый элемент И, выход которого подключен к второму входу дешифратора и к первому входу первого триггера, второй вход которого соединен с выходом второго элемента ИЛИ, выход первого триггера подключен к первому входу первого элемента И и является индикаторным выходом устройства, второй вход первого эЛемента

И является входом опроса устройства, установочным входоМ которого является первый вход второго элемента ИЛИ, контрольные выходи регистра адреса подключены соответственно к вторым входам первого и второго блоков сравнения, введены элементы задержки, элементы И, второй, третий и четвертый триггеры, первые входы которых соединены с вторым входом дешифратора и подключены к входу первого элемента задержки, выход которого соединен с первыми входами второго и третьего элементов И и с входом второго элемента задержки, выход которого соединен с первым входом четвертого элемента И, выход последнего соединен с вторым входом второго элемента ИЛИ, второй вход второго элемента И соединен .с выходом первого блока сравнения, второй вход третьего элемента И соединен с выходом второго блока сравнения, выход первого элемента ИЛИ подключен к второму входу второго триггера, выходы второго и третьего элементов И подключены к вторым входам третьего и четвертого триггеров, выходы второго, третьего и четвертого .триггеров подключены соответственно к второму, третьему и четвертому входам четвертого элемента И и соединены с первыми входами пятого, шестого и седьмого элементов И, вторые входы которых являются управляющим входом устрой1072102 ства, выходы пятого, шестого и седьмого элементов И являются контрольными выходами устройства.

На чертеже приведена блок-схема ,, запоминающего устройства с автономным контролем.

Выход регистра адреса 1 связан с первым входом дешифратора 2 и через первый блок 3 свертки подключен к первому входу первого блока 4 срав- нения. Второй вход блока 4 подключен к первому выходу регистра 5 числа, второй и третьи выходы которого соединены соответственно с вторым входом второго блока 6 сравнения и с входами второго блока 7 свертки. Выход блока 5 соединен с первым входом блока 6.

Каждый из входов регистра 5 подключен к соответствующему выходу накопителя

8 и связан с одним,из входов первого элемента ИЛИ 9. Вход накопителя 8 20 соединен с выходом дешифратора 2, второй вход которого подключен к выходу первого элемента И 10, к первому входу триггеров 11-14 и к входу пер вого элемента 15 задержки. Выход элемента 15 связан с первым входом второго и третьего элементов И 16 и

17 и через второй элемент 18 задержки подключен к первому входу четвертого элемента И 19, второй, третий 30 и четвертый входы которого соединены соответственно с единичным выходом триггеров 12 †1 и с первьпм входом пятого, шестого и седьмого элементов

И 20-22. Вторые входы элементов 2022 объединены и являются управляющим входом устройства. Второй (установочный) вход устройства соединен с первым входом второго элемента ИЛИ

23, второй вход которого подключен к 4 выходу элемента 19. Выход элемента 23 подсоединен к второму входу триггера

11, единичный выход которого явля- ется индикаторным выходом устройства и связан с первым входом элемента 10, второй вход которого является входом опроса устройства. Выход эле. мента ИЛИ 9 соединен с вторым входом триггера 12. Выход блока сравнения 4 подключен к второму входу элемента

И 16, выход блока сравнения 6 — к вто5 рому входу элемента И 17. Выходы. элементов 16 и 17 подключены соответственно к второму входу триггеров 13 и 14. Выходы регистра 5 числа являются информационными выходами устрой-55 ства, контрольными выходами которого являются выходы элементов 20-22.

Запоминающее устройство работает следующим образом.

На вход элемента И 10 подается 60 си=.зал опроса, а на вход регистра 1 код адреса, который свертывается при помощи блока 3. Далее результаты свертки подаются на первый вход блока 4 сравнения. Сигнал опроса, пройдя65 через элемент И 10, производит установку триггеров 11-14 в единичное состояние (соответствующее неисправностй) и поступает на вход элемента 15 задержки и на вход дешифратора

2, управляемого регистром 1. При на личии сигнала опроса на входе дешифратора 2 на одном из его выходов появляется сигнал, при помощи которого выбирается информация из соответствующей ячейки накопителя 8. С выхода накопителя 8 считанная информация поступает на вход регистра 5 и на вход элемента ИЛИ 9. Числовой код, зафиксированный в регистре 5, свертывается при помощи блока 7 свертки и поступает на первый вход блока

6 сравнения. На второй вход этого блока подается значение контрольного признака частности числовой информации, который также считывается из накопителя .8 и запоминается в регистре 5. Значение второго (адресного) контрольного признака подается на второй вход блока 4 сравнения. Информация, считанная из выбранной ячейки накопителя 8, пройдя элемент ИЛИ 9, поступает на второй вход триггера 12, в результате чего последний меняет свое состояние. Состояние триггера 12 будет соответствовать состоянию исправности (при этом предполагается, что из выбранной ячейки накопителя 8 будет считана хотя бы одна единица) . Этот случай соответствует исправности цепей опроса дешифратора и накопителя. Результаты контроля правильности считанной информации и выбранного адреса с выхода блоков 4 и 6 сравнения посту-. пают соответственно на вторые входы элементов И 16 и 17. На первые входы этих элементов поступает сигнал с выхода элемента 15 задержки. В случае правильности проверок четности элементами И 16 и 17 выдается сигнал, поступающий на второй вход триггеров 13 и 14 соответственно. В результате триггеры 13 и 14 изменяют свое состояние. Измененное состояние триггеров 12-Х4 фиксируются на втором, третьем и четвертом входах четверTofo элемента И 19. Опрос элемента

И 19 производится сигналом, выработанным элементом 15 и задержанным на элементе 18 задержки. С выхода элемента 19 считывается сигнал, который, пройдя элемент ИЛИ 23, изменяет состояние триггера.11, в результате чего устройством автоматически формируется обобщенное состояние исправности.

В случае неисправности какого-либо блока устройства хотя бы один из триггеров 12-14 не изменит состояния соответствующего..неисправности. Совпадения сигналов исправности на бло1072102

Составитель О. Кулаков

Техред Л.Ь.артяшова

Коррек тор В. Бу тяга

Редактор С. Юско

Заказ 134/44 Тираж 575

ВНИИПИ Государственного комитета СССР

IIo делам изобретений и открытий

113035,:Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ке И 19 не происходит. В результате сигнал опроса, необходимый для сбрасывания триггера 11 блоком 19, не вырабатывается.

Состояние сигнального выхода триггера 11 подтверждает неисправность устройства,.а цепь его опроса блокирована.

В этом случае определение неисправного места устройства с точностью до основного его узла может 0 быть произведено считыванием состояния триггеров, 12-14 с помощью элементов И 20-22, управляемых этими триггерами, путем подачи на второй вход элементов И 20-22 сигнала извне. В устройстве предусмотрена возможность повторного обращения к нему в случае обнаружения неисправности. Для этого формируют сигнал, поступающий на первый вход элемента

ИЛИ 23. Этот сигнал, пройдя элемент

23, опрокидывает триггер 11, в результате чего блокировка сигнала опроса, выработанная триггером 11 на входе элемента И 10 снимается и становится возможным новый опрос устройства.