Цифро-частотный интегратор

 

ЦИФРО-ЧАСТОТНЫЙ ИНТЕГРАТОР, содержащий первый счетчик и первую группу элементов И, причем счетньй вход первого счетчика подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, отл.и чающийся тем, что, с целью повьшения надежности функционирования путем устойчи-, вости к сбоим на шине ввода опорной частоты, он содержит второй счетчикj вторую группу элементов И, регистр результата, группу.элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к ,входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первьми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход о&нуления которого соединен с выходом элемента ИЛИ а выходы являются информационными выходами интегратора, выход знака - интегратора подключен к выходу последнего разряда первого счетчика, выход знака + интегра-е ..тора подключен к выходу последнего® разряда второго счетчика, быход послед-1/Л него разряда первого счетчика сое-1 динен с входом сброса второго счетчика и вторыми входами элементов И второй г;руппы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разря-30 дов первого и второго счетчиков сое- «О динены соответственно с первыми и вто- 171 рыми входами элемента ИЛИ.50

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК, 09) (11) О

y )) G 06 F 7/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3534349/18-24 (22) 07.01.83 (46) 30.04.84. Бюл ° )" 16 (72) M.Ä. Скубилин и Б.К. Горбанев (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (53) 681.32(088.8) (56) 1.Патент США Ф 2910237, кл. 235-150.3, опублик. l959.

2. Авторское свидетельство СССР

Ф 935955, кл. G 06 F 7/64, 1982 (прототип). (54)(57) ЦИФРО-ЧАСТОТНЬЙ ИНТЕГРАТОР, содержащий первый счетчик и первую группу элементов И, причем счетный вход первого счетчика подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, отличающийся тем, что, с целью повьппения надежности функционирования путем устойчивости к сбойм на шине ввода опорной частоты, он содержит второй счетчик) вторую группу- элементов И, регистр результата, группу, элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к,входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с выходом элемента

ИЛИ, а выходы являются информационными выходами интегратора, выход знака "-" интегратора подключен к выходу последнего разряда первого счетчика, выход знака "+" интегра- р . тора подключен к выходу последнего разряда второго счетчика, выход последk него разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разрядов первого и второго счетчиков соединены соответственно с первыми и вторыми входами элемента ИЛИ.

1089580

Изобретение относится к вычислительной технике, может быть использовано при построении цифровых интегрирующих машин, цифровых дифференциальных анализаторов, различных -цифроаналоговых, частотно-импульсных вычислительных устройств и, в частности, в системах экспресс-обработки сейсмической информации о структурах шельфс в морей в бортовом геологогеофизическом комплексе.

Известно устройство, содержащее регистр подынтегральной функции, в качестве которого используется реверсивный счетчик, опорный делитель 15 частоты, элементы И и ИЛИ. В устройстве выходы .счетчика и делителя частоты соединены с входами элементов И, а выходы элементов И через элементы

ИЛИ соединены с выходами устрой- 20 ства (1 3. Недостатком известного устройства является его неприменимость при интегрировании знакопеременных подынтегральных функций, когда последние 25 представлены в дополнительном двоичном коде.

30

Наиболее близким по технической сущности к предлагаемому является цифро-частотный интегратор, содержащий реверсивный счетчик импульсов, счетный вход которого соединен с шиной ввода подынтегральной функции, а информационные выходы счетчика соединены с шинами вывода абсолютного

35 значения искомой величины, триггер знака, вход которого соединен с выходом переполнения счетчика импульсов, а его выход — с одной из шин

40 вывода абсолютного значения искомой величины, опорный делитель частоты, вход которого соединен с шиной ввода опорной частоты, матрицу элементов

И, первые входы которой соединены

45 с информационными выходами счетчика импульсов, а вторые входы — с выхо 1ами делителя частоты, элемент ИЛИ, входы которого соединены с выходами матрицы элементов И, первый элемент

И, один вход которого соединен с ши50 ной ввода опорной частоты, а другой— с выходом триггера знака, триггер, нулевой вход которого соединен с выходом первого элемента И, а единичный вход . — с выходом элемента ИЛИ, второй элемент И, один вход которого соединен с выходом элемента ИЛИ, другой вход с единичным выходом триггера, а выход — с шиной вывода знака "+", а третий элемент И, первый вход которого соединен с выходом первого элемента И, второй вход с нулевым выходом триггера, а выход— с шиной вывода знака "-" C23.

Недостаток цифро-частотного интегратора — низкая надежность в работе, что обусловлено сбоями из-за несинхронизма отдельных импульсов на входах матрицы элементов И.

Целью изобретения является повышение надежности функционирования путем устойчивости к сбоям на шине ввода опорной частоты.

Поставленная цель достигается тем, что в интегратор, содержащий первый счетчик и первую группу элементов И, причем счетный вход первого счетчика подключен к информационному входу интегратора, а выходы первого счетчика соединены с первыми входами элементов И первой группы, введены второй счетчик, вторая группа элементов И, регистр результата, группа элементов ИЛИ, элемент ИЛИ, причем счетный вход второго счетчика подключен к входу опорной частоты интегратора, выходы второго счетчика соединены с первыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы соединены соответственно с первыми и вторыми входами элементов ИЛИ группы, выходы которых подключены к информационным входам регистра результата, вход обнуления которого соединен с выходом элемента ИЛИ, а выходы являются информационными выходами интегратора, выход знака "-" интегратора подключен к выходу последнего разряда первого счетчика,.выход знака !!+ !!

+ интегратора подключен к выходу последнего разряда второго счетчика, выход последнего разряда первого счетчика соединен с входом сброса второго счетчика и вторыми входами элементов И второй группы, выход последнего разряда второго счетчика соединен с входом сброса первого счетчика и вторыми входами элементов И первой группы, выходы предпоследних разрядов первого и второго счетчиков соединены соответственно с первым и вторым входами элемента ИЛИ.

На чертеже представлена блок-схема цифро-аналогового интегратора.

Цифра-частотный интегратор содержит первый счетчик 1, второй счетчик

30

X,+1

Z = .Y(x) dx, з 10895

2, первую группу элементов И 3, вторую группу элементов И 4, элемент

ИЛИ 5, группу элементов ИДИ 6 и регистр 7 результата.

Счетный вход счетчика 1 соединен с информационным входом интегратора, счетный вход второго счетчика соединен с шиной ввода импульсов опорной частоты, первый и второй счетчики выполнены кольцевыми и идентичны- 1О ми друг другу, сигнальный выход стар-. шего разряда счетчика 1 соединен.с входом установки в исходное состояние счетчика 2 и сигнальный выход старшего разряда счетчика 2 соеди- !5 нен с входом установки в исходное состояние счетчика 1, первые входы элементов И группы 3 поразрядно соединены с сигнальными выходами счетчика (импульсов) 1, а вторые 20 входы элементов И 3 объединены и соединены с сигнальными выходами старшего разряда счетчика (импульсов) 2, первые входы второй группы элементов

И 4 которых поразрядно соединены с 25 сигнальными выходами второго счетчика (импульсов) 2, а вторые входы объединены с сигнальными выходами и старшего разряда первого счетчика (импульсов) 1, входы элемента ИЛИ соединены с сигнальными выходами разряда, на единицу младшего старшего, счетчиков 1 и 2, входы элементов 6 соединены с поразрядно соединенными выходами элементов И 3 и 4, вход обнуления регистра 7 соединен

35 с выходом элемента ИЛН 5, вход знака с сигнальным выходом старшего разряда первого счетчика 1, вход

Э знака "+" с сигнальным выходом стар40 шего разряда второго счетчика 2, а входы ввода относительной величины искомого параметра — с выходами элементов 6. жимое одного из счетчиков не достигает значения, на единицу меньшего емкости счетчика 1 или 2 (безразлично). По накоплении счетчиком 1 или 2 числа, на единицу меньшего емкости счетчика, на его сигнальном выходе, на единицу младшем старшего разря-. да, устанавливается высокий потенциал, который через элемент ИЛИ 5 поступает на вход обнуления регистра 7, последний при наличии в нем записи обнуляется, а по накоплении счетчиком 1 или 2 (безразлично) числа, равного емкости счетчика, на его сигнальном выходе старшего разряда устанавливается высокий потенциал. Высокий потенциал с выхода старшего разряда счетчика 1 фиксируется регистром 7 так как знак "-", а высокий потенциал с выхода старшего разряда счетчика 2 фиксируется регистром 7 как знак

II Il

+, кроме того, высоким потенциалом с выхода старшего разряда счетчика 1 по вторым входам элементов И содержимое счетчика 2 через элементы 4 и элементы 6 переписывается в регистр

7 модуль искомой величины, а высоким потенциалом с выхода старшего р а зряда счетчика 2 аналогично вышеописанному, с одержимое счетчика 1 через элементы И 3 и элементы 6 переписывается в регистр 7 . Кроме того, высоким потенциалом с выхода старшего разряда счетчика 1 (2 ) счетчик

2 (1 ) обнуляется и цифро-частотный интегратор повторяет цикл и нт ег рир ования.

Каждый цикл интегрирования заканчивается определением величины

Цифро-частотный интегратор работает следующим образом.

В исходном состоянии счетчики и 2 обнулены, на выходах элементов

И 3 и 4, элемента ИЛИ 5 и элементов

ИЛИ 6 низкие потенциалы, регистр 7 обнулен. При подаче на счетный вход счетчика 1 импульсной последовательности, частота которой пропорциональна модулю подынтегральной функции, а на счетный вход счетчика 2 импульсной 55 последовательности опорной частоты в счетчиках 1 и 2 производится подсчет импульсов до тех пор, пока содерХ где Y(x) — подынтегральная функция;

dx=6x=T — период следования им-, пульсной последовательности опорной частоты.

Действительно, содержимое регистра 7 по окончании каждого цикла интегрирования определяется знаком и и

"-" или +. и модулем искомой величины отношения двух частот входных последовательностей F(x) и Y(x), т.е.

F(x)/7(х) или Y(x)/F(х).

Кроме того, так как емкости счетчиков равны, то всегда справедливо равенство

1089580 х;й, при Р(Х1(У (Х1

Y(x) Y (xldx х

Х 11+

Y(xl —, при F(xl)Y(xl, Y(x fdx

Х1

Составитель А. Чеканов

ТехредМ.Надь Корректор М. Шароши

Редактор М. Янович

Заказ 2936/46 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал tIIHI "Патент", г. Ужгород, ул. Проектная, 4 что исключает необходимость в синхронизации работы интегратора и повышает его надежность в работе независимо от скважности входных импульсных последовательностей, кроме того, использование идентичных узлов 1 и 2 и соответственно 3 и 4 упрощает конструкцию интегратора, а код модуля искомой величины определяется элементами 6, т.е. искомая величина мо жет быть получена в любом определяе10 мом элементами ИЛИ 6, параллельном коде.