Устройство для контроля последовательности сигналов

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ СИГНАЛОВ, содержащее первый элемент НЕ, первый, второй, третий и четвертый элемейты И, первый элемент ИЛИ, первый и второй триггеры , причем информационный вход устройства соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичньач входом первого триггера, выход первого элемента НЕ соединен с вторым входом первого элемента И и с первыми входами второго и третьего элементов И, вькоды которых соединены соответственно с единичным и нулевым входами второго триггера, установочный вход устройства соединен с входом первого элемента НЕ, с первым входом четвертого элемента И и с нулевым входом первого триггера, единичный и нулевой выходы которого соединены соответственно с вторыми входами второго и третьего элементов И, нулевой выход второго триггера соединен с вторьм входом четвертого элемента И, второй и третий входы первого элемента ИЛИ являются соответственно сбросовым и запрещающим входами устройства, отличающееся тем, что, с целью повышения достоверности контроля, в него введены второй элемент НЕ, второй элемент ИЛИ и пятый элемент И, причем информационный вход устройства сое (Л динен с первым входом пятого элемента И и через второй элемент НЕ - с третьими входами второго и третьего элементов И, единичные выходы первого и второго триггеров соединены соответственно , с . и третьим входами пятого элемента И, выход котоl oro соединен с первым входом второго элемента ИЛИ, выход четвертого элемента И соединен с вторым входом а а второго элемента ИЛИ выход которого является выходом устройства. СП

СОЮЗ COeV CWX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1% (11) (д), С 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОЕСНОМЪ СВРДЕТВЪСТВМ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3218843/18-24 (22) 20.10.80 (46) 07.06.84. Вюл. У 2! (72) 3. Коминаров (53) 681.326.7(088.8) (56) 1. Патент США У 3967103, кл. 235-153, опублик. 1974.

2. Авторское свидетельство СССР по заявке У 2748269/18-24, кл. С 06 F 11/04, 1979 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ СИГНАЛОВ, содержащее первый элемент НЕ, первый, второй, третий и четвертый элемеНты И, первый элемент ИЛИ, первый и второй триггеры, причем информационный вход устройства соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичным входом первого триггера, выход первого элемента НЕ соединен с вторым входом первого элемента И и с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, установочный вход устройства соединен с входом первого элемента НЕ, с первым входом четвертого элемента И и с нулевым входом первого триггера, единичный и нулевой выходы которого соединены соответственно с вторыми входами второго и третьего элементов И, нулевой выход второго триггера соединен с вторым входом четвертого элемента И, второй и третий входы первого элемента HJlH являются соответственно сбросовым и запрещающим входами устройства, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены второй элемент НЕ, второй элемент ИЛИ и пятый элемент И, причем информационный вход устройства соединен с первым входом пятого элемента И и через второй элемент НŠ— с третьими входами второго и третьего элементов И, единичные выходы первого и второго триггеров соединены со-М ответственно,с вторым .и третьим вхо дами пятого элемента И, выход кото" рого соединен с первым входом второго элемента ИЛИ, выход четвертого элемента И соединен с вторым входом второго элемента ИЛИ; выход которого является выходом устройства.

1096650

Изобретение относится к вычислим тельной технике и может быть исполь— зовано в автоматизированных системах. созданн1этх на базе 3ВМ.

Известно устройство, состоящее из блока формирования временной задержки, блока формирования запрета, 3k -триг,гера, элементов И-HF., ИЛИ-НЕ, диодов, резисторов, конденсаторов. В этом устройстве тестовые программы выпал-,0 няются ЭВМ на самом высоком приоритете сразу же за временной меткой.

После тестовой программы решаются целевые задачи системы до появления следующей метки. CHI HBJI об удовлетво-|5 рительном прохождении теста сравнивается с предварительно задержанным сигналом временной метки 111.

Недостатком устройства являются ограниченные функциональные возможности, обусловленные невозможностью принятия и обработки системой срочных сигналов, поступающих извне во время выполнения тестовых программ, имеющих самый высокий tTpHopHT åò H жестко привязанных к временным меткам (отсутствие гибкости при работе системы в реальном масштабе времени), необходимостью точного расчета временной задержки временной метки, .и как след-ЗО ствие, сложностью ее .схемной реализации, необходимостью изменения схемы . устройства при изменении длительности тестовых программ.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для контроля, содержащее два триггера, элемент HE четыре элемента И, элемент ИЛИ (э .

Однако недостаточно высокая надежность устройства связана с тем, что оно не показывает на наличие ошибки в системе, при наличии более одного импульса ответа (сигнала удовлетворительного прохождения программы) между двумя соседними временными метками, при наличии постоянного ответа и при наличии одного импульса ответа, перекрьгвающего одну из соседних временных меток.

Целью изобретения является повышение достоверности контроля.

Поставленная цель достигается тем,55 что в устройство для контроля последовательности сигналов, содержащее ,первьп< элемент НЕ, первый, второй, третий и чеTверTüDI элементы И, первый элемент ИЛИ, первый и второй триггеры, причем информационный вход устройства соединен с первым входом первог.о элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с едничным входом первого триггера, вьгход первого элемента НЕ соединен с вторым входом первого элемента И и с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с единичным и нулевым входами второго триггера, установочный вход устройства соединен с вхоцом первого элемента НЕ, с первым входом четвертого элемента И и с нулевым входом первого триггера, единичный и нулевой выходы которого соединены соответственно с вторыми входами второго и третьего элементов И, нулевой выход второго триггера соединен с вторым входом четвертого элемента И, второй и третий входы первого элемента ИЛИ являются соответственно сбросовым и запрещающим входами устройства.„ введены второй элемент НЕ, второй элемент ИЛИ и пятый элемент И, причем информационный вход устройства соединен с первым входом пятого элемента И и через второй элемент НЕ с. третьими входами второго и третьего элементов И, единичные выходы первого и второго триггеров соединены соответственно с вторым и третьим входами пятого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход четвертого элемента И соединен с вторым входом втсрого элемента ИЛИ, выход которого является выходом устройства. На чертеже предс.тавлена схема устройства, Устройство содержит элементы НЕ и 2, элементы И 3 — 7, элементы

ИЛИ 8 и 9, триггеры 10 и 11, установочный 12, контролируемый 13, сбрсэсовый 14 и запрещающий 15 входы и вьгход 16 устройства.

Устройство работает следующим образом,.

На вход 12 поступает временная метка и устанавливает триггер 10 в сос гояние "0". После окончания временной метки и при отсутствии сигнала ответа на входе 13 содержимое триггера 10 переписывается в триг650

40

3 1096

rep 11 через элементы И 4 и 5, устанавливая последний также в состоя-, ние 0".

Устройство фиксирует появление сигнала (импульса обязательно одного) на входе 13 между двумя соседними метками, что являешься результатом правильного прохождения контролируемых сигналов. Если этот импульс пришел в интервале между метками, он устанавливает триггер 10 в состояние "t." по цепи: вход 13, элемент

И 3, элемент ИЛИ 8, вход триггера 1t.Bo время действия сигнала по входу

13 состояние триггера 10 не меняется. 15

После окончания импульса по входу 13 содержимое триггера 10, равное единице, переписывается в триггер 11, устанавливая последний тоже в состояние "1".

Приход следующей временной метки на вход элемента И 6 не вызывает появления сигнала ошибки на его выходе, так как по второму входу поступает сигнал, равный нулю, с инверсного плеча триггера 11.

Если контролируемый импульс не пришел на вход 13, то триггеры t0 и 11 остаются в состоянии "0" до прихода следующей метки. Приход мет30 ки фиксирует состояние триггера 11 до следующего интервала. На выходе элемента И 6, а следовательно, через элемент ИЛИ 9 и на выходе 16 формируется сигнал ошибки.

Устройство не выдает сигнала ошибки только в том случае, если между любыми соседними временными метками появляется только один импульс на входе 13.

Таким образом появление сигнала ошибки может быть сведено к четырем основным ситуациям: отсутствию конт- ролируемого импульса между метками, наличию более одного импульса ответа между метками, наличию постоянного ответа и наличию одного импульса ответа, перекрывающего одну из соседних временных меток.

Рассмотрим формирование сигнала 50 ошибки для всех перечисленных ситуаций.

Формирование сигнала ошибки, когда между временными метками не приходит контролируемый сигнал по входу

13„ рассмотрено вьппе.

Рассмотрим случай, когда пришли два импульса ответа. Первая временная метка установит триггер 10 в состояние "0". После окончания метки и в отсутствии сигнала ответа содержимое триггера 10, равное нулю, через элементы И 4 и 5 заносится в триггер 11, устанавливая последний в состояние 0 .

Первый контролируемый импульс устанавливает триггер 10 в состояние "1" по цепи: вход 13, элемент

И 3, элемент ИЛИ 8, вход триггера 10.

На время действия импульса ответа перепись из триггера 10 в триггер 11 блокируется подачей инверсии импульса ответа, снимаемого с выхода элемента НЕ 2, на входы элементов И 4 и 5. После окончания первого импуль, са ответа содержимое триггера 10, равное единице, переписывается в триггер 11, устанавливая последний тоже в состояние "1". При поступлении второго контролируемого импульса сигнал ошибки формируется на выходе элемент И 7 из трех входных сигналов: триггеры 10 и 11 установлены в состояние "1" и есть контролируемьп1 сигнал по входу 13. Сигнал ошибки с выхода элемента И 7 поступает через элемент ИЛИ 9 на выход 16.

Пусть на входе 13 действует постоянно контролируемый сигнал. В этом случае, в момент действия вреI менной метки триггер 10 устанавливается сначала в нулевое положение (сигнал на выходе элемента И 3 равен нулю), а затем после окончания метки времени по входу 12 триггер 10 устанавливается в единичное состояние через элемент И 3 и элемент

ИЛИ 8.

Передача содержимого из триггера

10 в триггер 11 закрыта постоянным ответом. Предположим, что триггер 11 находится в состоянии 0". Тогда сигнал ошибки появится йа выходе элемента И 6 по приходу временной метки. Предположим, что триггер 11 находится в состоянии "1", тогда после окончания временной метки триггер

10 из нулевого состояния установится

Ъ состояние "1". Сигнал ошибки формируется на выходе элемента И 7 после установки триггера 10 в состои

1 и сигнал по входу 13) уже есть.

Одиночный контролируемый импульс ответа перекрывает вторую временную

1096650 метку, т.е. контролируемыи импульс по входу 13 Не успевает закончиться до прихода второй метки.

Пусть первая временная метка из каких-либо двух соседних меток находится слева на временной оси, вторая метка находится соответственно справа.

Первая метка устанавливает триггер 10 в состояние 0 . После оконI! 3! !О чания метки устанавливается в состоякие "0" триггер 11. При поступлении контролируемого импульса триггер

10 устанавливается в состояние

Триггер 11 сможет воспринять содер15 жимое триггера !О только после окончания действия импульса по входу 13.

А так как контролируемый импульс до прихода второй метки не кончается, то триггер 11 находится в состоянии

"0" и пришедшая временная метка сформирует на элементе И 6 сигнал ошибки.

Ситуация, когда контролируемый импульс по входу 13 перекрывает первую метку времени по входу 12, как и возможные другие, представляет собой совокупность рассмотренных ситуаций.

Для исключения появления сигнала ошибки при начальном пуске вход 14 ЗО через элемент ИЛИ 8 соединен с вторым входом триггера 10. Появление сигнала на входе 14 (при пуске) устанавливает триггер 10 в состояние

"1", а в отсутствии метки и контролируемого сигнала устанавливается в состояние "1" также триггер 11, что равносильно приходу одиночного импульса ответа. Сигнала ошибки нет, так как хотя триггеры 10 и 1! находятся в состоянии "1", элемент И 7 закрыт отсутствием ответа. Для исключения появления сигнала непрохождения тестов при программных остановах или для возможности отключения устройства для контроля используется вход 15 запрета. Работа устройства при появлении сигнала на входе 15 аналогична работе устройств а при появлении сигнала на входе 14.

Предлагаемое устройство позволяет осуществлять контроль правильности функционирования системы и является перспективным для создания надежных и контролируемых систем. Устройство позволяет обнаруживать неисправность в системе даже при неисправном процессоре. Устройство достоверно рабо-, тает в сбойных ситуациях: при наличии более одного контролируемого импульса, при наличии постоянного контролируемого сигнала, при наличии одного контролируемого импульса, перекрывающего одну из соседних временных меток. Схема устройства не меняется при изменении длительности тестовых программ.

Составитель И. Сигалов

Редактор Н. Бобкова Техред А.Кикемезей Корректор И. Эрдейи

Заказ 3827/37 Тираж 699 Подписное

ВНИИПИ Государственйого комитета СССР .. ло делам изобретений и открытий

1i3035, Москва, Ж-35, Раушская наб, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4