Устройство для обнаружения ошибок в параллельном @ - разрядном коде

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В ПАРАЛЛЕЛЬНОМ -РАЗРЯДНОМ КОДЕ, содержащее регистр сдвига, дешифратор и элемент И, причем информационные входы сдвига и записи регистра являются соответственно информационными входами, тактовым входом и входом записи устройства, выходы младших (ц-К) разрядов регистра сдвига соединены с входами дешифратора , отличающее ся тем, что, с целью расширения его функциональных возможностей за счет обеспечения возможности контроля информации в кодах К из п , в устройство введен регистр и элемент ИЛИ, причем выходы К старших разрядов регистра сдвига соедине{ш с информационными входами регистра, выход дешифратора соединен с первыми входами элем-ентов И и ИЛИ, выход регистра соединен со вторыми входами элементов И и ИЛИ, выходы «оторых являются соответствен3 но контрольньн выходом и выходом конца контроля устройства, вход пуска устройства соединен с входом разрешения записи регистра. со 9) 9) on

аЕ a1) за С Об Р 11/08

t ф Т

1 ! 1:1

tt 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Т j

Т4

Н AOOAPCHOMV ТТИДЬТНЗЬСТВТ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

4 и (21) 3472742/18-24 (22) 1б.07.82 (46) 07.06.84. Бюл. У 21 (72) H.Т. Муэыченко и О.Н. Музыченко (53) 681.3(088.8) (56) 1. Патент США У 3851307, кл. С Об F 11/08, 1974.

2. Авторское свидетельство СССР

Ф 530332, кл. G Об 1 11/10, 20.09.74 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ОШИБОК В ПАРАЛЛЕЛЬНОМ 11 -РАЗРЯДНОМ

КОДЕ, содержащее регистр сдвига, дешифратор и элемент И, причем информационные входы сдвига и записи регистра являются соответственно информационными входами, тактовым входом и входом записи устройства, выходы младших (g-К) разрядов регистра сдвига соединены с входами дешифратора, о т л н ч а ю щ е е с я тем, что, с целью расширения его функци ональных воэможностей эа счет обеспечения возможности контроля информации в кодах К из и, в устройство введен регистр и элемент ИЛИ, причем выходы К старших разрядов регистра сдвига соединены с информационныии входами регистра, выход дешифратора соединен с первыми входами элементов

И и ИЛИ, выход регистра соединен со вторыми входами элементов И и ИЛИ, выходы которых являются соответственно контрольным выходом и выходом 3 конца контроля устройства, вход пуска устройства соединен с входом разрешения записи регистра.

Изобретение относится к автоматике и вычислительной технике и мажет использоваться для построения различных устройств обработки дискретной информации. 5

Известна схема контроля двух линий из шести, которая содержит первую логическую схему, входы которой соединены соответственно с двумя из шести линий, вторую логическую схе- 10 му, входы которой соединены соответственно с выходом первой логической схемы и третьей входной шиной, а также третью, четвертую и пятую логические схемы, соединенные аналогичным образом jij .

Недостатками этого устройства являются малые функциональные возможности,так как устройство позволяет контролировать только код 2 из 6, à 20 также малая надежность функционирования ввиду аналогового принципа работы, Наиболее близким к изобретению по технической сущности является уст- 25 ройство для контроля параллельного двоичного кода на четность, содержащее два элемента И, регистр сдвига и триггер (2) .

Недостаток известного устройства З0 состоит в ограниченности его функциональных возможностей. Устройство может вести контроль по четности, но не мажет вести контроль информации в кодах К из q .

Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения контроля информации в кодах К из П .

Поставленная цель дос" èãàåòñÿ тем, что в устройство для обнаружения ошибок в параллельном rl -разрядном коде, содержащее регистр сдвига, дешифратор и элемент И, причем ин45 формационные входы сдвига и записи регистра являются соответственно информационными входами, тактовым входом и входом записи ус ройства, выходы младших (О К) разрядов регистра

50 сдвига соединены с входами дешифратора, введен регистр и элемент ИЛИ,„ причем выходы К старших разрядов регистра сдвига соединены с информационными входами регистра, выход дешифратара соединен с первыми входа- 5

55 ми элементов И и ИЛИ, выход регистра памяти соединен со вторыми входами элементов И и ИЛИ, выходы которых являются соответственно контрольным выходом и выходам конца контроля устройства, вход пуска устройства соединен с входом разрешения записи регистра.

На фига 1 изображена структурная схема предлагаемого устройства, на фиг. 2 — схема регистра.

Предлагаемое устройство содержит регистр 1 сдвига, дешифратор 2, регистр 3, элемент И 4 и элемент ИЛИ 5.

Первые (n -К) выходов (выходы первых (й-К) разрядов) регистра 1 сдвига соединены с входами дешифратора 2, а остальные К выходов — с входами регистра 3, выход которого, а также выход блока 2 контроля обнуления соединены с входами элемента И 4 и элемента ИЛИ 5. Устройство имеет вход 6 разрешения записи, тактовый вход 7, информационный вход 8, выход 9 контроля и выход 10 конца конт;роля устройства и вход 11 пуска устройства. Дешифратор 2 контроля обнуления может быть выполнен в виде элемента И, соединенного входами с инверсными выходами первых (и-К) разрядов регистра 1 сдвига (первым является крайний левый разряд), либо в ниде элемента И с инверсными входами, соединенного с прямыми выходами первых (й-К) разрядов регистра 1 сдвига.

Регистр 3 может быть выполнен (фиг. 2) в виде К блоков 12. Первый вход каждого блока соединен с входом регистра, а второй — с вторым выходом предыдущего блока 12. Вход сброса регистра 3 соединен с входом 11 устройства. Второй вход первого блока 12 соединен с входом 11 пуска устройства, а второй — с вторым выходом предыдущего блока 12. Каждый блок 12 состоит из триггера 13, соединенного прямьм входом с выходом элемента И 14, первый вход которого является первым входом блока, а второй соединен с первым входом элемента И 15 и вторым входам блока. Второй вход элемента

И l5 соединен с прямым выходом триггера 13, являющимся первым выходом блока, выход элемента И 15 является вторым выходом блока. Инверсные входы всех триггеров 13 соединены с входом 16 сброса регистра. Выходам регистра памяти является выход блока 12 К.

1096651

Первый вход первого блока 12-1 соединяется с выходом последнего, tl-го разряда регистра 1 сдвига, вход блока 12-2 с вьжодом (0-1)-го разряда триггера 1 сдвига и т.д., вход блока 12-К соединен с выходом (и-К+

+1)-го разряда регистра сдвига. Второй вход блока 12-1 либо соединяется с первым, либо не используется.

Функционирование предлагаемого устройства происходит следующим образом.

В исходном состоянии регистр 3 и регистр 1 сдвига сброшены. На вход

6 разрешения записи регистра 1 сдви- 15 га подается сигнал разрешения записи, при этом в регистр 1 записывается код с входов устройства 8. По окончании сигнала разрешения записи на вход 7 устройства, являющийся вхо- щ дом сдвига регистра i сдвига, подаются тактовые импульсы. При подаче каждого тактового импульса код в регистре 1 сдвига сдвигается на один разряд вправо. При появлении единич- 25 ного потенциала на вьжоде последнего

П-ro разряда регистра 1 сдвига он записывается в первый Разряд регистра 3, при этом разрешается запись кода в его второй разряд. При появлении единичного потенциала на выходе (11-1)-го разряда регистра 1 сдвига он записывается во второй разряд регистра 3, при этом разрешается запись кода в его третий разряд и т.д.

Если единичный потенциал появляется сразу на нескольких очередных выходах регистра 1 сдвига, то он записывается сразу во все соответствующие разряды регистра 3, при этом разре40 шается запись кода в его очередной разряд.

Функционирование происходит таким образом до появления единичного потенциала на выходе дешифратора или

45 регистра 3 (на выходе его К-ro разряда) или на том и другоМ вместе.

Один или два единичных потенциала, поступая на входы элемента ИЛИ 5, вызывают на его выходе 10 единичный потенциал, свидетельствующий об окон50 чании цикла контроля. Контрольным выходом устройства является выход 9 элемента И 4. Единичный потенциал на его выходе появляется только в том случае, когда на обоих входах имеются единичные потенциалы, т.е. единичные потенциалы имеются на выходе дешифратора 2 и выходе регистра 3. Единичный потенциал появляется на выходе дешифратора 2 только при наличии на прямых выходах первых (Ч-К) разрядов регистра 1 сдвига нулевых потенциалов. Единичный потенциал на выходе регистра 3 появится только в том случае, когда на все его входы последовательно от 1-ro до К-го поступили единичные потенциалы, что имеет место в том случае, когда в контролируемом коде имеется

К или более единичных разрядов. Таким образом, единичный потенциал на обоих входах элемента И 4 имеется только в том случае, если первые (0-К) разрядов регистра 1 сдвига обнулены, а на входы регистра 3 при этом поступило ровно К единичных потенциалов (и записалось в него), что имеет место лишь в том случае, когда в коде, записанном в регистр сдвига имелось ровно К единиц. Выходной сигнал на выходе элемента И 4 появляется одновременно с сигналом на выходе 10 элемента ИЛИ 5. При этом либо он должен считываться в течение интервала времени до прихода очередного тактового импульса на вход 7 устройства, либо сигналом с выхода элемента ИЛИ 5 должна осуществляться блокировка подачи тактовых импульсов.

Последнее может быть осуществлено путем установки на входе 7 устройства элемента И, с инверсным входом которого соединяется выход элемента

ИЛИ 5, а на прямой вход подаются тактовые импульсы.

После окончания цикла работы устройства и считывания информации для возобновления его работы необходимо сбросить регистр 3 памяти и записать код с входов 8 в регистр 1 сдвига.

Последнее может осуществляться одновременно при соединении входа 6 разрешения записи регистра 1 сдвига с входом 11 сброса регистра 3 памяти. В противном случае требуется одновременно со сбросом регистра 3 памяти производить сброс регистра 1 сдвига.

Предлагаемое устройство обеспечивает расширение функциональных возможностей, так как обеспечивает обнаружение ошибок в коде любой разрядности с любым весом К.

1096651

Составитель И. Сигалов

Редактор Н. Бобкова Техред А.Бабинец Корректор Г Огар

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делаи изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3827/37

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4