Устройство для трехточечного быстрого преобразования фурье

 

УСТРОЙСТВО ДЛЯ ТРЕХТОЧЕЧНОГО БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый cyммaтop-вьrчиtaтeль, первый вход которого подключен к выходу умножителя, первьй вход которого соединен с выходом разности второго сумматора-БЫчитателя, первый и второй входы которого являются соответственно первым и вторым информационными входами устройства информационный выход регистра константы подключен к второму входу умножителя, входы суммы и разности первого сумматора-вычитатеЛя являются соответственно первым и вторым информационными вьпсодами устройства, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства , оно -содержит третий сумматор-вычитатель и распределитель, причем выход суммы второго сумматоравычитателя соединен с входом распределителя , выход которого соединен с первым входом третьего сумматора-вычитателя , выход разности которого (Л соединен с вторым входом первого сумматора-вычитателя , вт1ррой вход и выход суммы третьего сумматора-вычитателя являются соответственно третьим информационным входом и третьим информационным выходом устройства.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) ЗШG06F 5332

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И af ÊÐÜÏ ÈÉ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1:,"

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3580932/18-24 (22) 08.04.83 (46) 07.08.84. Бюл. В 29 (72) Г.А.Кухарев, Н.Д.Новоселов и Е.И.Черепов (71) Институт физики полупроводников

Сибирского отделения АН СССР (53) 681.32(088.8) (56) 1. Патент США В 3899667, кл. G 06 F 15/332, опублик. 1975.

2. Кухарев Г.А., Новоселов Н.Д., Скорняков В.С. Структура процессорных элементов модульных БПФ-процессоров. — Изв. высш. учеб. заведенийПриборостроение, 1981, т.ХХ111, 9 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ТРЕХТОЧЕЧНОГО

БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый сумматор-вычитатель, первый вход которого подключен к выходу умножителя, первый вход которого соединен с выходом разности второго сумматора-вычитателя, первый и второй входы которого являются соот-ветственно первым и вторым информационными входами устройства информаФ ционный выход регистра константы подключен к второму входу умножителя, входы суммы и разности первого сумматора-вычитателя являются соответственно первым и вторым информационными выходами устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия и упрощения устройства, оно содержит третий сумматор-вычитатель и распределитель, причем выход суммы второго сумматоравычитателя соединен с входом распределителя, выход которого соединен с первым входом третьего сумматора-вычитателя, выход разности которого соединен с вторым входом первого сумматора-вычитателя, второй вход и вы- ив ход суммы третьего сумматора-вычитателя являются соответственно третьим информационным входом и третьим информационным выходом устройства.

1 101132

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных специализированных процессоров быстрого преобразования Фурье 5 (БПФ) .

Известно арифметическое устройство процессоров БПФ, реализующее дискретное преобразование Фурье (ДПФ) для М =Э. Все вычисления здесь реали-зуются согласно выражению

2 (к)= Е йа

6Q=e

f (л — значение и -го элемента, определяющего сигнал во временной области; И вЂ” К-й элемент, определяю- щий БПФ сигнала. где

Устройство содержит входной и выходной коммутаторы сигналов, два сдвиговых регистра для хранения проме-25 жуточных результатов, умножитель на константу - j f, умноннталь на фазовые множители и арифметическое устройство, включающее в себя сумматор, умножитель и вычитатель.

Ввод в устройство, входных цаннык осуществляется последовательно через входной коммутатор, причем первый выход арифметического устройства свя зан с первым входом входного коммута-

35 тора и с первым входом выходного коммутатора, второй вход входного комму" татора служит входом ввода данных, третий вход входного коммутатора связан с выходом умножителя на константу

*- j, а четвертый вход входного коммутатора соединен с входом умножителя на константу - 1 и с выходом второг го сдвигового регистра. Первый выход входного коммутатора соединен с входом первого сдвигового регистра, выход которого поступает на первый вход арифметического устройства, а второй выход входного коммутатора поступает на второй вход арифметического устройства. Второй выход арифметического устройства соединен с входом второго сдвигового регистра, выход кото рого поступает на второй вход выходного коммутатора. Выход выходного

55 коммутатора связан с входом умножите. ля на разовые множители, выход которого служит выходом самого устройства (11.

Недостатками такого устройства являются последовательный принцип действия и избыток вычислений..

Наиболее близким по технической сущности к изобретению является устройство трехточечного БПФ, реализуемое по алгоритму Виноградова, содержащее два блока двухточечного ДПФг два сумматора и два умножителя на константы, причем нулевой вход устройства связан с первым входом первого сумматора, выход которого соединен с нулевым выходом устройства и первым входом второго Сумматора, а первый и второй входы устройства связаны соответственно с первым и вторым входами первого блока двухточечного ДПФ, первый выход которого связан с вторым входом первого сумматора и первым входом первого умножителя, выход которого соединен с вторым входом второго блока двухточечного ДПФ., первый вход которого соединен с выходом вто" рого сумматора, причем первым и вторым входами устройства являются первый и второй выходы второго блока двухточечного ДПФ, а на вторые входы первого и второго умножителей поступают соответственно константы -1,5, Ã2 .

Недостатками известного устройства являются излишнее оборудование, а также различная номенклатура входящих в него блоков, что приводит к пониженной производительности, уменьшению его быстродействия и отсутствию универсальности при его проектировании, Цель изобретения — повышение быстродействия и упрощение устройства.

Поставленная цель достигается тем, что в устройство для трехточечного быстрого преобразования Фурье, содержащее первый сумматор-вычитатель, первый вход которого подключен к выходу умножителя, первый вход которого соединен с выходом разности второго сумматора-вычитателя, первый и второй входы которого являются соответственно первым и вторым информационными входами устройства, информационный выход регистра константы подключен к второму входу умножителя, входы суммы и разности первого сумматора-вычитателя являются соответственно первым и вторым информационными выходами устройства, введены третий сумматор-вычитатель и распределитель, причем выход суммы второго сумматора-вычитателя

1107132 на входной регистр сумматора 8 сумматора-вычитателя 3 и в виде - Я Х()1 л поступает на входной регистр вычитателя 9 того же блока, причем результат

5 г(о) =Уjo)+f(<)+f(X) поступает на третий выход устройства, а результат Юо + — Pg()i8u) поступает на второй вход сумматора-вычитателя 2, на выходе которого образуется

t0

f(4)=2(о)-уИ(ф (2)) - ((Я-f(g)g

Результат 1Й)- Ю с соответствующего сумматора-вычитателя 1 поступает на вход умножителя 5, а на другой вход умножителя с регистра 7 константы поступает значение Е, 2

На выходе .умножителя 5 получается величина j tf(1)-f(ß, которая посту пает на соответствующий сумматор-вычитатель 2, на выходе которого появляется значение

Работа устройства осуществляется в конвеерном режиме и управляется блоком 6 синхронизации. Устройство ,реализует вычисления по формулам

Таким образом, исключение из известного устройства одного блока умножения и включение в состав устрой" ства коммутатора, а также замена отдельных сумматоров сумматором-вычитателем позволяет сократить оборудование, увеличить быстродействие уст ройства. соединен с входом распределителя, выход которого соединен с первым входом третьего сумматора-вычитателя, выход разности которого соединен с вторым входом первого сумматора-вычитателя, второй вход и выход суммы третьего сумматора-вычитателя являются соответственно третьим информационным входом и третьим информационным выходом устройства;

Причем распределитель соединяет каждый и: -й информационный разряд регистра хранения результата суммирования выхода второго сумматора-вычитателя (блока двухточечного ДПФ) с каждым (п-1) информационным разрядом регистра хранения входных операндов входа третьего сумматора-вычитателя, а знак переносится без изменений. Такая перекоммутация дает автоматический сдвиг информационной части числа вправо на один разряд, тем самым осуществляя деление самого числа на 2..

На фиг.1 представлена структурная схема устройства на фиг.2 — сумма" F(1)f®Л Я(Л) @) ) ((л) f(2))

".ор-вычитатель, на фиг.3. " распределитель и его подключение, на фиг.4— выделенные диаграммы.

Устройство содержит три сумматоравычитателя (блока двухточечного ДПФ) щ

1-3, распределитель 4, умножитель 5, блок 6 синхронизации и регистр 7 константы.

Сумматор-вычитатель состоит из сум. матора 8, вычитателя 9 и регистров

10-15.

Устройство работает следующим образом.

У(о) поступает на вход сумматора-вычитателя 3, а соответствующие величи-, > ны РЯ и УЮ поступают соответственно на входы сумматора-вычитателя 1, выход которого1(л) (2) соединен с распределителем 4. Сумма -f(a)+ <(2) через распределитель без изменения поступает

1 107132

1107132 иг.

Составитель А.Баранов

Редактор С.Пекарь Техред А. Ач

Корректор И.Шулла

Заказ 5761135 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4