Устройство для формирования отметок времени

 

УСТРОЙСТВО ФОРМИРОВАНИЯ ОТМЕТОК ВРЕМЕНИ, содержащее опорный генератор, подключенный к входу устройства, а также блок управления и блок выходных сигналов, отличающееся тем, что, с целью повьппения помехоустойчивости и расширения его функциональных возможностей путем расширения номенклатуры формируемых частот, в него введены блок памяти, синхронизатор, счетное и запоминающее устройство, триг гер управления, счетчик, элемент сравнения, логический блок, причем выходы устройства подключены соответственно к входу блока выходных сигналов и входу синхронизатора, соответствующие выходы которого подключены: первый к счетному устройству , второй - к логическому блоку, третий - к первому входу триггера управления, четвертый - к второму входу блока выходных сигналов и первому входу блока управления, пятый - к второму входу блока управления , шестой - к входу счетчика. j ;.йО;гвыходы которого соединены с адресными входами запоминающего устройства и блока памяти, а также с третьим входом блока управления, второй вход триггера управления подключен к выходу элемента сравнения, а выход - к третьему входу блока выходных сигналов, четвертому входу блока управления и второму входу логическо о блока, третий вход которого соединен с выходом блока памяти, а выход подключен к суммирующему входу счетного устройства, информационные входы которого подключены к выходам запоминающего 3 устройства, а выходы соединены с входами запоминающего устройства (О и входами элемента сравнения, другие входы которого подключены к выходам блока памяти, вход записи которого соединен с третьим выходом блока управления, остальные выходы которого соответственно подключены: первый выход - к входу установки счетчика, второй - к входу установки счетного устройства, четвертый - к входам записи запоминающего устройства, пятый и шестой - к соответствующим входам формирователя , седьмой - к входу сброса счетного устройства, восьмой - к третьим входам триггера управления и счетчика , четвертому входу блока выходных сигналов, второму входу синхронизатора и четвертому входу устройства , девятый - к входу записи блока памяти.

СОЮЗ СОВЕТСНИХ соцИАлистичесних

РЕСПУВЛИН сю св з(.рц Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . "

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 3455416/18-21 (22) 18.06.82 (46) 07.09.84. Бюп. Ф 33 (72) В.В. Зелянин и Т.М. Масленкова (53) 63 1.3.056(088.8) (56) 1. Авторское свидетельство СССР

Р 705685, кл. С 04 С 3/00, 10.12.74.

2. Авторское свидетельство СССР

Ф 790345. 08.01.79 (прототип). (54)(57) УСТРОЙСТВО ФОРМИРОВАНИЯ

ОТМЕТОК ВРЕМЕНИ, содержащее опорный генератор, подключенный к входу устройства, а также блок управления и блок выходных сигналов, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости и расширения его функциональных возможностей путем расширения номенклатуры формируемых частот, в него введены блок памяти, синхронизатор, счетное и запоминающее устройство, триггер управления, счетчик, элемент сравнения, логический блок, причем выходы устройства подключены соответственно к входу блока выходных сигналов и входу синхронизатора, соответствующие выходы которого подключены: первый к счетному устройству, второй — к логическому блоку, третий — к первому входу триггера управления, четвертый — к второму входу блока выходных сигналов и первому входу блока управления, пятый — к второму входу блока управления, шестой — к входу счетчика, выходы которого соединены с адресными входами запоминающего устройства и блока памяти, а также с третьим входом блока управления, второй вход триггера управления подключен к выходу элемента сравнения, а выход — к третьему входу блока выходных сигналов, четвертому входу блока упр аления и второму входу логическо о блока, третий вход которого соединен с выходом блока памяти, а выход подключен к суммирующему входу счетного устройства, информационные входы которого подключены к выходам запоминающего устройства, а выходы соединены с входами запоминающего устройства и входами элемента сравнения, другие входы которого подключены к выходам блока памяти, вход записи которого соединен с третьим выходом блока управления, остальные выходы которого соответственно подключены: первый выход — к входу установки счетчика, второй — к входу установки счетного устройства, четвертый — к входам записи запоминающего устройства, пятый и шестой — к соответствующим входам формирователя, седьмой — к входу сброса счет-ного устройства, восьмой — к третьим входам триггера управления и счетчика, четвертому входу блока выходных сигналов, второму входу синхронизатора и четвертому входу устройства, девятый — к входу записи блока памяти.

1112568

15

30

Изобретение относится к импульсной технике и предназначено для надежного счета импульсов и формирования сетки частот.

Известно устройство, обеспечивающее формирование отметок времени, содержащее последовательно соединенные генератор, делитель частоты, счетчик секунд, минут и часов, соединенные с элементами индикации (1) .

Недостатками устройства являются низкая помехоустойчивость, связанная с последовательной структурой устройства счета импульсов, зависимость объема оборудования от номенклатуры сетки частот и даипаэона оцифровки временных отметок, а также большой объем оборудования в случае необходимости одновременного формирования сетки частот и кодов времени.

Наиболее близким к изобретению по технической сущности является устройство, содержащее последовательно соединенные опорный генератор, формирователь, блок формирова. ния кода, состоящий из счетчиков временных меток, блок делителей частоты, выходы которого подключены к блоку выходных сигналов, другие выходы которого подключены к выходам блока формирования хода, а также блок управления, подключенный к блоку делителей частоты и к формирователю кода (2) .

Недостатком известного устройства является низкая помехоустойчивость, обусловленная последовательной структурой устройства, поскольку при одновременном срабатывании элементов формирования сигналов образуются значительные помехи в шинах питания. Кроме того, изменение номенклатуры формируемых частот неизбежно влечет за собой конструктивное измейение устройства, сужает его функциональные возможности.

Целью изобретения является повышение помехоустойчивости и расширение функциональных возможностей путем расширения номенклатуры формируемых частот.

Поставленная цель достигается тем, что в устройство формирования отметок времени, содержащее опорный генератор, подключенный к входу устройства, а также блок управления и блок выходных сигна— лов, введены блок памяти, синхронизатор, счетное и запоминающее устройство, триггер управления, счетчик, элемент сравнения и логический блок выходы устройства подI ключены соответственно к входу блока выходных сигналов и входу синхронизатора, соответствующие выходы которого подключены; первый к счетному устройству, второй — к логическому блоку, третий — к первому входу триггера управления, четвертый — к второму входу блока выходных сигналов и первому входу блока управления, пятый — к второму входу блока управления, шестой— к входу счетчика, выходы которого соединены с адресными входами запоминающего устройства и блока памяти, а также с третьим входом блока управления, второй вход триггера управления подключен к выходу элемента сравнения, а ныход — к третьему входу блока выходных сигналов, четвертому входу блока управления и второму входу логического блока, третий вход которого соединен с выходом блока памяти, а выход подключен к суммирующему входу счетного устройства, информационные входы которого подключены к выходам запоминающего устройства, а выходы соединены с входами запоминающего устройства и входами элемента сравнения, другие входы которого подключены к выходам блока памяти, вход записи которого соединен с третьим выходом блока управления, остальные выходы которого соответственно подключены: первый выход — к входу установки счетчика, второй — к входу установки счетного устройства, четвертый — к входам записи запоминающего устройства, пятый и шестой — к соответствующим входам формирователя, седьмой — к входу сброса счетного устройства, восьмой — к третьим нходам триггера управления и счетчика; четвертому входу блока выходных сигналов, второму входу синхронизатора и четвертому входу устройства, девятый — к входу записи блока памяти.

На чертеже представлена структурная схема устройства для формирования отметок времени.

1112568

Устройство содержит опорный генератор 1, подключенный к первому входу формирователя 2, включающего делитель 3 частоты, входы которого являются соответственно первым и вто- 5 рым входами формирователя 2, а один из выходов соединен с первым входом первого элемента И 4, формирователя, второй вход которого подключен к выходу первого триггера 5 формирователя, входы которого соединены соответственно с вторым и третьим входами формирователя 2, выход первого элемента И 4 формирователя является вторым выходом формирователя

2 и подключен также к входу второго триггера 6 формирователя, другой вход которого является четвертым входом формирователя 2, а выход которого подключен к входу второго эле- 20 мента И 7 формирователя, другой вход которого соединен с другим выходом делителя 3 частоты, а выход является первым выходом формирователя 2 и соединен с первым входом синхронизатора 8, соответствующие выходы которого подключены к счетному устройству 9, первому входу логического блока 10, к первому входу триггера 11 управления, соответствующим входам 30 блока 12 управления и к входу счетчика 13, выходы которого соединены с соответствующими входами блока 12 управления, а также с адресными входами запоминающего устройства 14 и блока 15 памяти, соответствующие выходы которого подключены к первому входу логического блока 10 и входам элемента 16 сравнения, другие входы которого соединены с выходами счет- 40 ного устройства 9 и входами запоминающего устройства 14, а выход — с вторым входом триггера 11 управления, выход которого подключен к второму входу логического блока 10, со- 45 ответствующему входу блока 12 управления и входу блока 17 выходных сигналов, выход блока 10 подключен к суммирующему входу счетного устрой- ства 9, первые установочные входы 50 которого подключены к выходам запоминающего устройства 14, вход записи которого соединен с соответствующим" выходом блока 12 управления, остальные выходы которого соответстенно 55 подключены к второму и третьему входам формирователя 2, объединенным входам сброса триггера 11, счетчика 13, синхронизатора 8, блока 17 выходных сигналов и счетного устройства 9, к входам установки счетчика 13, входам предварительной sanucu блока 15 памяти, входам предварительной установки счетного устройства 9, второй выход формирователя 2 соединен с соответствующим входом блока 17 выходных сигналов.

Логический блок 10, выполненный, например, как показано на чертеже, содержит элемент НЕ 18, вход и выход которого подключен соответственно к первым входам первого 19 и второго 20 элементов И логического блока, выходы которых соединены с входами элемента ИЛИ 21 логического блока, при этом выход элемента ИЛИ 21 является выходом логического блока 10, вход элемента HE 18 — третьим входом логического блока, объединенные вторые входы первого 19 и второго 20 элементов И вЂ” первым его входом, а третий вход второго элемента И 20 — вторым входом логического блока 1 .

Блок 12 ;равления, может быть выполнен, например, как показано на чертеже. Для предварительной записи чисел в запоминающее устройство использованы кнопочный переключатель 22 и элемент ИЛИ 23, для сброса и установки — цепь из кнопочного переключателя 24 и 25, дешифратора 26,элементов ИЛИ 27 и 28> элемента И 29, для предварительной записи чисел в счетчик и блок памяти — кодовые шины. Блок 17 выходных сигналов состоит, например, из регистра 30 сдвига и выходньпс вентилей 3 1 и 32.

Устройство работает следующим образом.

С помощью блока 12 управления производится установка всех элементов устройства формирования отметок времени в исходные состояния ° Сигналом с выхода блока 12 управления производится сброс блока 17 выходных сигналов, сброс счетчика

13, установка триггера 6 н формирователе 2 и триггера 11 в состояние "0", установка синхронизатора

8 в исходное состояние 000001. Далее производится предварительная установка в ячейки запоминающего устройства 14 текущего значения временных интервалов.

3 1112568

Установка и обнуление произво- с дятся следующим образом. в

В счетчик 13 сигналами с выхода п блока 12 управления устанавливают- к ся код адреса ячеек устройства 14 5 в для хранения значений часовых интер- г валов времени. Код может быть наб- т

1 ран, например, кнопочными переключателями. С второго выхода блока н

12 управления на вход предваритель1О ной установки счетного устройства в

9 поступает код установки текущего значения часовых интервалов, На входы предварительной записи блока

15 памяти с третьего выхода блока

12 управления подается код числа, определяющего максимальное количество импульсов, которое должно быть накоплено в часовом интервале, т.е. код числа 24, С девятого выхода блока 12 управления на блок 15 памя-— ти подается сигнал записи. С четвертого выхода блока 12 управления ( через элемент ИЛИ 23 от кнопочного т переключателя 22 поступает сигнал

25 на вход записи устройства 14. Содержимое счетного устройства 9 переписывается B соотнетстнующие ячейки устройства 14. с !

ЗО

Далее сигналом с первого выхода и блока 12 управления в счетчике 13 с устанавливают код адреса ячеек за- д поминающего устройства 14 для хранения значения минутных интервалов.

Аналогично описанному выше в счетном устройстве 9 устанавливают код о текущего значения минутных интерва- л лон времени, который переписывает- ф ся в соответствующие ячейки устрой- э ства 14 и код числа 60 в блоке 15

40 н памяти. Аналогично остальные ячей- Н ки устройства 14 устанавливают в к нулевые состояния, а н блоке 15 пак мяти записываются соответственно r коды максимальных чисел, соответствующих данному временному интервалу. После окончания предварительной установки и счетчике 13 остается код адреса ячеек устройства 14 для хранения наименьших интервалов времени. Устройство подготовлено к работе. С пятого выхода блока 12 управления подается сигнал "Пуск", который устанавливает триггер 5 и состояние "0". Как только с шестого выхода блока 12 управления посту пает сигнал, привязанный к эталонному, делитель 3 частоты обнуляетя, триггер S опрокидывается, и с

ыхода элемента И 4 формирователя 2 оступает сигнал с частотой f8, оторый, в свою очередь, опрокидыает триггер б, и сигналы с второо ныхода делителя 3 частоты с часотой f через элемент И 7 поступают на вход формирователя 2 и на ход синхронизатора 8.

Для правильной работы устройста необходимо выполнение следующих условий

f> 0 бп Х где п — число формируемых временных интервалов.

Рассмотрим работу устройства на примере формирования нескольких частот и оцифровки секундных, минутных, часовых временных меток.

f1 = 5 кГц, fz = 2 кГц, f3

1 кГц, Е = 100 Гц, f< = 1 Гц, 1 мин Й 1 ч ° Е = 1 сут

24 ч); и = 8. Если f „ = 10 кГц, о f.„ = 1 ИГц.

Пусть коэффициент пересчета счетого устройства 9 равен 100. В ячейи блока 15, памяти, соотнетстнующне формируемым частотам, записынаетя значение необходимого числа имульсон, которое должно содержать четное устройство 9 для получения анной частоты.

В блоке 15 памяти имеется дополительный выход, который необходим для того, чтобы при определенном бъеме счетного устройства 9 обесечнть входные сигналы для ячеек, ормирующих низкие частоты. При том сигналом с дополнительного

ыхода блока 15 памяти на вход счетого устройства 9 через логичес— ий блок 10 поступает либо логичесая "1", либо сигнал с выхода тригера 11. Логический уровень сигна45 ла на дополнительном выходе блока

15 памяти (логический "0" или логическая "1") определяется значением формируемой частоты (коэффициентом деления fн /f р„ ) и коэффициентом пересчета счетного устройства 9.

В данном случае, если коэффициент пересчета счетного устройства

9 равен 100, то непосрецстненно из входной частоты 10 кГц могут быть сформированы частоты с f< по

При этом сигнал с дополнительного выхода блока 15 памяти обеспечина1112568!

15

Частота

5 кГц

2 кГц

1 кГц

10

100 кГц 100

1 Гц

60 мин

1 ч

1 сут

50

55 ет формирование на выходе логического блока 10 уровня логической

"1"

При формировании, например, частоты fy на вход счетного устройства 9 вместо логической "1" через логический блок 10 сигналом с дополнительного выхода блока 15 памяти подключается выход триггера 11.

В этом случае входной сигнал на счетное устройство 9 подается только при полном заполнении ячеек запоминающего устройства 14 предыдущего адреса, т.е. входным сигналом является предыдущая частота. B таблице приведены числа, которые должны быть записаны в блоке 15 памяти для формирования соответствующих частот и уровень сигнала на его дополнительном выходе.

Сигнал на допол—

Число в нительном выходе блоке па- блока памяти мяти

Установка сигнала на дополнительном выходе производится также в режиме предварительной установки .

Например, в ячейки с адресом частоты f< записывается код 0100...01, для f — 1010...01 и т.д. (левый

2 разряд является самым младшим) .

В первоначальный момент времени на выходе счетчика 13 имеется код адреса ячейки запоминающего устройства 14, в которой происходит накопление числа импульсов для формирования сигнала с частотой 5 кГц (нулевой адрес). С выхода блока 15 памяти на вход элемента 16 сравнения поступает двоичный код числа

И1 = 2, а с дополнительного выхода сигнал логической "1", который формирует уровень логической "1", на выходе логического блока 10.

С приходом сигнала запуска с пятого и шестого выходов блока !2 управления на вход триггера 6 поступает сигнал с частотой 10 кГц. Этот сигнал опрокидывает триггер 6 и разрешает прохождение на вход синхронизатора 8 импульсов с частотой.

1 МГц. Сигнал с первого выхода синхронизатора 8 разрешает перезапись содержимоro ячейки запоминающего устройства 14 с адресом, указываемым счетчиком 13, в счетное устройство 9.

Сигнал с второго выхода синхронизатора 8 добавляет к содержимому счетного устройства 9 единицу, т.е. на

его суммирующий вход с логического блока 10 поступает логическая "1" °

На выходе элемента 16 сравнения сигнал отсутствует (т.к. на других входах установлен код числа

2, а предварительное содержимое ячейки запоминающего устройства

14 было равно нулю) и триггер 11 остается в исходном состоянии (т.е. на его выходе сохраняется уровень логического "0").

Сигнал с четвертого выхсда синхронизатора 8 не проходит через схему блока 12 управления. Сигнал с пятого выхода синхронизатора 8 через элемент ИЛИ 23 блока 12 управления разрешает перезапись содержимого счетного устройства 9 в ячейку запоминающего устройства 14 с адресом, указанным счетчиком 13 (в данном случае адрес нулевой).

Сигнал с шестого выхода синхронизатора 8 увеличивает на единицу содержимое счетчика 13, т.е. устанавливается следующий адрес блока

15 памяти и запоьжнающего устройства 14. В нашем примере в устройстве 14 устанавливается адрес ячейки, где происходит накопление числа импульсов для формирования сигнала с частотой 2 кГц. При этом на вход элемента 16 сравнения поступает код числа 5 и процесс повторяется.

Аналогичный процесс происходит при формировании сигналов с часто1112568

10

20

55 той Е (1 кГц), При этом блок 15 памяти вьщает код числа 10.

При переходе к адресу для формирования сигналов частотой с дополнительного выхода блока 15 памяти снимается сигнал логического "0", который подключает на второй вход элемента И 20 логического блока 10 триггер 11, который находится в состоянии логического "0". В этом случае добавление единицы к содержимому устройства 9 не происходит.

Это случится только тогда, если на предыдущем цикле произойдет полное накопление и триггер 11 будет в состоянии логической

В нашем примере при поступлении второго входного импульса частотой

t0 кГц происходит полное накопление в ячейке ft ° Сигнал с выхода элемента 16 сравнения по третьему такту синхронизатора 8 опрокидывает триггер 11, сигнал с выхода которого поступает на вход блока 17 выходных сигналов и переписывается в него по четвертому такту. На выходе блока 17 при поступлении входного импульса 10 кГц появляется выходной сигнал с частотой 5 кГц. Через элемент ИЛИ 28 и элемент И 29 блока 12 управления происходит обнуление содержимого счетного устройства 9, на пятом такте нулевое состояние переписывается в ячейку устройства 14 ° На шестом такте происходит смена адреса в счетчике 13. Для ячеек Е2, f, f4 аналогично формируется вйходйой сигнал.

Рассмотрим формирование частоты

f< — 1 Гц. При переходе к адресу этой частоты, как видно из таблицы, с дополнительного выхода блока 15 памяти на логический блок 10 снимается логический "0". Это означает, что в блоке 10 элемент И 19 отключен, а подключен элемент И 20, т.е. в счетное устройство 9 на такте добавляется единица только в случае, если триггер 1 1 находится в состоянии "1". Это происходит тогда, когда сформирована предыдущая частота (f4 ), т.е. сигналом с выхода элемента 16 сравнения триггер

11 переходит в состояние "1". Поэто-. му при формировании Е5 в счетное устройство 9 добавляется очередной сигнал после формирования f4 . Для этих ячеек в блоке 15 памяти записа но число 10. До того, как это число наберется, триггер 11 на третьем такте возвращается в состояние "0".

После того, как в счетном устройстве установится число !О, срабатывает элемент 16 сравнения, триггер опрокидывается в "1", на выходе блока 17 выходных сигналов появляется сигнал с частотой f

При формировании Еб T Е8 происходит аналогичный процесс. Рассмотрим формирование кодов оцифровки отметок времени. Ячейки запоминающего устройства 14 для формирования частоты f6 — 1/60 Гц (1 мин) являются одновременно ячейками для хранения кода оцифровки секундных меток. После того, как сформирована частота f 1 Гц, триггер 11 переходит в состояние "1". По шестому такту синхронизатора 8 и на этом цикле меняется содеижимое счетчика

13 и в нем устанавливается адрес ячейки для формирования частоты

Е6 1/60 Гц.

С дополнительного выхода блока

15 памяти снимается логический "0", т.е. через второй управляющий вход логического блока !0 íà его выход

1 подключается выход триггера 11.

С приходом первого такта в цикле формирования частоты 1/60 Гц в устройство 9 переписывается состояние ячейки запоминающего устройства 14 (в данном случае оно нулевое), на втором такте происходит добавление единицы в счетное устройство 9, на третьем такте — сброс триггера 11, так как на выходе блока t5 код числа 60, на четвертом такте обнуления не происходит, на пятом такте состояние счетного устройства 100000 переписывается в ячейку устройства 14. Код числа секунд далее может сниматься на индикацию или любое другое регистрирующее устройство. Аналогично формируются коды минутных и часовых меток времени, После формирования самой низкой частоты, в данном примере 1/86400 Гц (период 24 ч), код адреса этих ячеек дешифрируется в дешифраторе

26 блока 12 управления, по пятому такту этого цикла сигнал с дешифратора через элемент ИЛИ 27 поступает на сброс триггера 11, счетчика 13, триггера 6 и установку синхро1112568

12 низатора 8 в исходное состояние

000001. Весь цикл повторяется сначала с приходом сигнала с первого выхода делителя 3 частоты 3 (в данном примере 10 кГц). Для привязки сигналов сетки выходных частот на выходные вентили (31 и 32) блока 17. заведен строб-импульс.

Таким образом, предлагаемое устройство позволяет сформировать любую сетку частот и код оцифровки текущего времени. формирование различных частот и кодов производится с помощью одного счетного элемента — счетного устройства, остальные элементы являются вспомогательными. При этом моменты срабатывания отдельных элементов разнесены во времени благодаря наличию синхронизатора.

Запоминающее устройство 14 представляет собой обычное запоминающее устройство с произвольной выборкой, имеющее одинаковую скорость записи и считывания, и может быть реализовано, например, на микросхемах 133РУ5, 134РУ6, 564РУ2, 564ИР11/564ÈÐ12. 505РУ2, 505РУ4, 505РУ6, 185РУ4 и т.д.

Блок 15 памяти является энергонезависимым запоминающим устройством, имеющим постоянную запись и сохраняющим информацию при отключении питания. Он может быть реали15

35

45

50 зован с использованием, например, программируемых постоянных запоминающих устройств 541РТ4, 556РТ4, 556РТ5 558РР1, 539РВ1 и т.д. Эффек— ты нанодок от одновременно срабаты— нающих элементов складывaþòñÿ, и помехи в сигнальных цепях тем больше, чем больше одновременно срабатывающих эле ме нт он .

В существующих устройствах, представляющих собой последовательно включенные счетные элементы, происходит одновременное срабатывание этих элементов и, таким образом, в других сигнальных цепях и шинах питания образуются значительные помехи. Так, при формировании сигналов самой низкой частоты одновременно должны переключаться все делители и счетчики, входящие в состав устройства. В предложенном устройстве каждый раз будет срабатывать только счетное устройство, затем блок выходных сигналов, запоминающее устройство. Если принять счетное устройство эквиналентным по объему одному иэ счетчиков аналогов, то количество одновременно переключаемых элементов в предложенном устройстве будет в три раза меньше.

Это значительно уменьшает наводки в цепях питания и повышает устойчивость устройства к внешним помехам, так как сбои происходят, как правило, в момент переключения элементов.

В предложенном устройстве формирование той или иной частоты определяется Hp. наличием физической связи одного делителя с другим, а коэффициентом, предварительно записанным в блоке памяти. Это позволяет изменить номенклатуру выдаваемой сетки частот, не изменяя структуры и связей устройства. При этом такое изменение производится простотой записью кодов требуемых коэфАи ;иснтов деления.

Таким же образом можно получить сигналы одной и той же частоты на двух или более выходах устройства.

Для этого предварительной записью менялтся адреса выходов в запоминающее устройство. Это позволяет без изменений в схеме устройства перераспределитель сигналы по разным выходам, т . е . расширить функциональные возможности устройства.

Так как различные потребители исполь. зуют сигналы ограниченной номенклатуры частот и различное количестно этих сигна 1он, то возможности, представляемые предлагаемым устройством, позволяют в наилучшей степени учесть требования потребителей за счет перераспределения сигналов сетки частот по выходам. Устройство позволяет для каждого потребителя формировать ту сетку частот, которая требуется в конкретном случае, всего лишь за счет предварительной за.1иси в блоке памяти. Это позволяет значительно снизить объем выходных устройств и уменьшить количество связей.

1112568

Отметнцбремени

С ос тавит ель А . Тит ов

Редактор Т. Кугрьппева Техред T,Ìàòî÷êà Корректор В. Бутяга

Заказ 6468/44 Тираж 861 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д . 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4