Устройство управления памятью

 

УСТРОЙСТВО УПРАВЛЕНИЯ ПАМЯТЬЮ, содержащее триггер индикации запросов, первьй элемент И и первую линию задержки, первый выход которой соединен с входом сброса триггера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу устройства, тактовьй вход устройства соединен с вторым входом первого элемента И, запросный вход устройства подключен к единичному входу триггера индикации запросов, отличающееся тем, что, с целью сокращения оборудования, оно содержит второй элемент И, триггер управления паузой и вторую линию задержки, причем первьй управляющий вход устройства соединен с входом второй линии задержки, первый выход которой соединен с вторым выходом устройства, второй выход второй линии задержки соединен с i входом сброса триггера управления паузой, единичный вход которого сое (Л динен с выходом второго элемента И, первьй вход которого подключен к третьему выходу первой линии задержки , второй вход второго элемента И соединен с вторым управляющим входом устройства, единичньй выход триггера управления паузой подключен к третьему выходу устройства. ;О N)

„SU„„1119020 A

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК з(я) С 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3583488/18-24 (22) 25.04.83 (u6) 15. 10.84. Бюл. N 38 (72) Р.М. Асцатуров, А.П. Запольский, В.Б. Шкляр и В.А. Безруков (53) 681.32 (088.8) (56) 1. Флорес А. Организация вычислительных машин, M. "Мир", 1972, гл. 9.10.

2. Патент США N - 3564507, кл. 340-172. 5, опублик. 1971.

3. Авторское свидетельство СССР

Р 556444, кл. G 06 F 13/06, 19?7 (прототип). (54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ

ПАМЯТЬЮ, содержащее триггер индикации запросов, первый элемент И и первую линию задержки, первый выход которой соединен с входом сброса триггера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу устройства, тактовый вход устройства соединен с вторым входом первого элемента И, запросный вход устройства подключен к единичному входу триггера индикации запросов, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит второй элемент И, триггер управления паузой и вторую линию задержки, причем первый управляющий вход устройства соединен с входом второй линии задержки, первый выход которой соединен с вторым выходом устройства, второй выход второй линии задержки соединен с входом сброса триггера управления паузой, единичный вход которого соединен с выходом второго элемента И, первый вход которого подключен к третьему выходу первой линии задержки, второй вход второго элемента И соединен с вторым управляющим входом устройства, единичный выход триггера управления паузой подключен к третьему выходу устройства.

1 1119

Изобретение относится к вычислительной технике и может быть применено в устройствах обработки информации.

Известно устройство управления обращением к памяти, применяемое в

5 цифровых вычислительных машинах, в котором цикл оперативной памяти значительно больше цикла процессора, содержащее блок управления распредеt 10 литель и генератор Г13.

Недостатком данного устройства является фиксированный цикл памяти и невозможность подключения оперативной памяти с другим циклом обра15 щения .

Известно устройство управления обращением к памяти, содержащее блок управления, распределитель, генератор, узел индикации свободной эоны памяти и узел задержки (2 j, 20

Недостатком известного устройстsa являются затраты на оборудование из-за необходимости управления выработкой тактовых импульсов, причем

25 затраты возрастают пропорционально количеству вырабатываемых тактовых импульсов. Кроме того, время останоsa кратно циклу синхронизации,что приводит к значительным потерям быстродействия, когда цикл обращения к памяти не кратен циклу синхронизации .

Наиболее близким к изобретению является устройство управления обращением к памяти, содержащее элемент пусков памяти И, первый вход которого соединен с первым выходом линии задержки, второй выход которой соединен с вторым выходом устройства, вход линии задержки соединен с вы- 40 ходом элемента пусков памяти И (3 .

Недостатком данного устройства является то, что при наличии буфера оперативной памяти данное устройство не обеспечивает управление, так 45 как оно лишь определяет когда можно выдать запрос к памяти после послед. него запроса, т.е . устройство по запросу памяти организует необходимую паузу, в течение которой оперативное запоминающее устройство (ОЗУ} выполняет операцию, а при наличии буфера, если затребованные данные йаходятся в нем, пауза не нужна, так.как обращения к ОЗУ. нет. 55

Кроме того, применение буферной памяти требует дополнительного устройства управления, взаимодейст020 2 вующего с данным устройством, т.е. требует дополнительных аппаратурных затрат.

Цель изобретения - сокращение оборудования.

Поставленная цель достигается тем, что в устройство управления памятью, содержащее триггер индикации запросов, первый элемент И и первую линию задержки, первый выход которой соединен с входом сброса триг. гера индикации запросов, единичный выход которого соединен с первым входом первого элемента И, выход которого соединен с входом первой линии задержки, второй выход которой подключен к первому выходу устройства, тактовый вход устройства соединен с вторым входом первого элемента И,запросный вход устройства подключен к единичному входу триггера индикации запросов, введены второй элемент И,триггер управления паузой и вторую линию задержки, причем первый управляющий вход устройства соединен с входом второй линии задержки, первый выход которого соединен с вторым выходом устройства, второй выход второй линии задержки соединен с входом сброса триггера управления паузой, единичный вход которого соединен с вьжодом второго элемента И, первый вход которого подключен к третьему выходу первой линии задержки, второй вход второго элемента И соединен с вторым управляющим входом устройства, единичный вьжод триггера управления паузой подключен к третьему выходу устройства.

На фиг.1 приведена общая схема устройства; на фиг.2 — временная диаграмма, поясняющая работу устрой- ства.

Устройство управления памятью (фиг.1) содержит триггер 1 индикации запросов к памяти, первый элемент И 2, первую линию 3 задержки, второй элемент И 4, триггер 5 управления паузой и вторую линию 6 задержки, тактовый вход 7, запросный вход 8, первый управляющий вход 9, второй управляющий вход 10, первый выход 11, второй выход 12 и третий выход 13.

Триггер 1 индикации запросов к памяти предназначен для запоминания запроса к оперативной памяти (ОП), сгенерированного устрой30

3 11190 ством обработки информации и поступившего на запросный вход 8 устройства.

Первая линия 3 задержки предназначена для формирования временной диаграммы, необходимой для обработки

5 запроса к ОП.

Триггер 5 управления паузой предназначен для организации паузы, в течении которой оперативное запоминающее устройство выполняет заданную ему операцию.

Вторая .линия 6 задержки предназначена для формирования временной диаграммы, необходимой для приема данных из ОЗУ и завершения обработки запроса к ОП.

Устройство работает следующим обоазом. Устройство обработки информации, с которым соединено предлагаемое устройство, управляется микропрограммно. Микрокоманда обращения к ОП и выполняется за два цикла:

Ц1 и Ц2 (фиг.2). Рассмотрим микрокоманду A (микрокоманда обращения к

ОП), по которой в начале Ц1 на запросный вход 8 устройства поступает сигнал, указывающий, что сгенерирован запрос к ОП, который устанавливает триггер 1 индикации запросов к памяти (фиг. 1). В этом случае тактовый импульс (ТИ), поступивший с тактового входа 7 устройства, пройдя через первый элемент И 2, поступает на вход первой линии 3 за- 35 держки. Первая линия 3 задержки формирует серию импульсов (фиг.2), поступающих на первый выход 11 устройства. Данная серия импульсов поступает в устройство обработки информации и определяет временную диаграмму, необходимую для обработки запроса к ОП (управление буфером

ОП, запуск операции для ОЗУ).

Пусть устройство обработки (имею- 4> щее в своем составе буфер ОП) определило, что запрашиваемых данных в буфере нет, т.е. необходим запрос к ОЗУ. В этом случае на второй вход 1О устройства поступает сигнал, который разрешает лрохожцение импульса с третьего выхода первой линии 3 задержки через второй элемент И 4 на установочный вход триггера 5 управления паузой, устанав- Ы ливая его в единичное состояние.

Выход триггера 5 управления паузой поступает на третий выход 13

20 4 устройства и далее в устройство обработки, переводя его в состояние

"Останов" после цикла Ц!. Таким образом, организуется пауза между циклами Ц1 и Ц2.

По запущенной развертке (первый выход 1.1) устройство обработки информации вьщает необходимую для запуска операции в ОЗУ информацию и управление. ОЗУ выполняет операцию и после ее завершения вьщает сигнал (импульс), поступающий на первый вход 9 устройства, соединенного с входом второй линии 6 задержки, на которой формируются серия импульсов, поступающих на второй выход 12 устройства, а также вырабатывается сигнал, поступающий на триггер 5 управления паузой и сбрасывающий его. Таким образом, устройство обработки информации выводится из состояния „Остаgl нов, пауза завершается и обрабатывается Ц2 микрокоманды Я. По запущенной развертке (второй выход 12) ,устройство обработки осуществляет прием из ОЗУ информации, ее буферизацию в буфере ОП. В цикле Ц2 осуществляется передача информации в регистры устройства обработки, считывание следующей микрокоманды.

Первый выход первой линии 3 задержки соединен с входбм сброса триггера 1 индикации запросов к памяти — эта цепь служит для установки в начальное состояние триггера 1.

Рассмотрим случай, когда микро1 команда обращения к ОП не требует запроса к ОЗУ, т. е. запрошенные данные имеются в буфере ОП (микрокоманда В фи г. 2) .

Аналогично (как в микрокоманде 4 происходит. формирование серии импульсов первой линии 3 задержки, поступающих на первый выход 11 устройства. Однако, так как микрокоманда В не требует запроса к ОЗУ, на втором входе 10 .устройства отсутствует сигнал и поэтому блокируется прохождение импульса с третьего выхода первой линии 3 задержки через второй элемент И 4. Поэтому триггер 5 управления паузой не устанавливается в единичное состояние, следовательно устройство обработки информации после завершения цикла Ц1 сразу же начинает цикл Ц2, т.е. отсутствует пауза между циклами.

По запущенной развертке (первый выход устройства 11) осуществляется

1119020

Составитель В. Кочедыков

Техред С,Мигунова Корректор А. Тяско

Редактор И. Воловик

Тираж 698 Подписное

ВНИИПИ Государственного комйтета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7454 /36

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4 считывание и прием информации из буфера ОП.

Таким образом, предлагаемое устройство позволяет выполнять микрокоманду обращения к ОП (состоящую из двух циклов) или с паузой между циклами (4, фигЛ) или без паузы (р).

Микрокоманда В используется когда нет запроса к ОЗУ (т.е. затребованные данные находятся в буфере ОП). Микрокоманде 4 используется когда есть запрос к ОЗУ. Причем длительность паузы между циклами определяется ОЗУ сигналом, поступающим на первый вход 9 устройства. Тем самым, если 03У не может сразу же выполнить заданную ему операцию (например, идет процесс регенерации в динамическом ОЗУ), то пауза затягивается на время занятости ОЗУ и оканчивается после завершения операции в ОЗУ.

Технико-экономическая эффективность изобретения заключается в том, что оно позволяет увеличить быстро" действие устройства обработки информации за счет введения буферной памяти.

Введение буферной памяти уменьшает время, затрачиваемое на обмен информации между оперативной памятью и устройством обработки.Поэтому увеличивается быстродействие устройства обработки информации, его производительность. Кроме того, длительность паузы определяется ОЗУ, т.е. Устройство позволяет подключение ОЗУ с различными характеристиками без каких-либо изменений или регулировок в предлагаемом устройстве.