Запоминающее устройство с коррекцией групповых ошибок

 

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, содержащее накопители, элемент задерж-. ки, коммутатор, первьй элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, neps-jTo группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два, группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компараторы, первый элемент ИЛИ и первый элемент ИПИ-НЕ, причем информационные выходы первого регистра соединены с информационными входами накопителей, информационные выходы первого регистра соединены с одними из входов сумматоров по модулю два групп, другие входы поключены к выходам тов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра , контрольные входы которого подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп/ первый вход другого элемента И третьей группы соединен с выходом третьего сумматора j по модулю два, входы которого поклю чены к выходам сумматоров по модупю два первой группы, вторые входы элементов И второй группы соединены с .входами признака считывания накопителей , с управляющим входом коммутатора и одним, из входов первого элемента И, вторые входы элементов И-Третьей группы соединены свходами признака записи накопителей,одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами ,сумматоров по модулю два первой группы и с выходом первого сз мматора по модулю два, выходы сумматоров по модулю два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим входам компараторов, выходы которы: соединены с входами первого элемента ИЛИНЕ , выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые сд входы которых соединены с информаО9 ционными выходами накопителей и являются информационными входами устгГ) ройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ , а выходы являются инфорг мационными выходами устройства, вход элемента задержкиявляется входом запуска устройства, первый выход элемента задержки соединен с первым

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU, 314145

4(51) G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 3663972/24-24 (22) 22,11..83 (46) 23.02.85. Бюл. ¹- .7 (72) Д.А. Бруевич, P.M. Воробьев, А.Г. Куликов и В.А. Кустов (53) 681.327(088.8) (56) 1, Авторское свидетельство СССР

¹ 955207, кл. G 11 С 29/00, 1980.

2. Авторское свидетельство СССР по заявке № 3556314/24, кл..G 11 С 29/00, 1982 (прототип) (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО.

С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, со,держащее накопители, элемент задерж-. ки, коммутатор, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, первую группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компараторы, первый элемент ИЛИ и первый элемент

ИЛИ-НЕ,.причем информационные выходы первого регистра соединены с информационными входами накопителей, ин- формационные выходы первого регистра соединены с одними из входов сумматоров по модулю два групп, другие входы поключены к выходам элементов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра, контрольные входы которого подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп, первый вход другого элемента И третьей группы соединен с выходом третьего сумматора: . по модулю два, входы которого поклю чены к выходам сумматоров по модулю два первой группы, вторые входы эле" ментов И второй группы соединены с входами признака считывания накопителей, с управляющим входом коммутатора и одним из входов первого элемента И, вторые входы элементов

И третьей группы соединены с входами признака записи накопителей, одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами сумматоров но модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим входам компараторов, выходы которьп соедииены с входами первого элемента ИЛИНЕ, выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей и являются информационными входами уст.-". ройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы явпяются инфор-. мационными выходами устройства, вход элемента задержки является входом запуска устройства, первый выход элемента задержки соединен с первьы

1!4! информационным входом коммутатора, второй — с входами синхронизации накопителей; третий - с вторым инфор- . мационным входом коммутатора, четвертый - с другим входом первого элЬмента И, а пятый выход является одним из управляющих выходов устройства, выход коммутатора соединен с управляющим входом первого регистра, отличающееся тем, что, с целью повышения надежности устройства, в него введенй второй регистр, мажоритарный элемент, элементы НЕ с первого по третий, второй и третий элементы И,второй элемент

ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с пятой по седьмую, группа элементов ИЛИги четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажоритарного элемента, выход которого соединен .с входом первого элемента

НЕ и первым входом второго элемента

И, второй вход которого соединен с выходом первого элемента ИЛИ, третий — с выходом второго элемента .ИЛИ-НЕ, а выход - с первым входом второго элемента ИЛИ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемента НЕ соединен с первым вхо453 дом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, а третий " с выходом первого элемента И,.выход третьего ,элемента И соединен с другим входом второго регистра, выходы которого соединены с входами второго элемента ИЛИ-НЕ, первые входы элементов ! И пятой группы и вход третьего эле,мента НЕ, вторые входы элементов И пятой группы являются другими управляющими входами устройства, выход третьего элемента НЕ соединен с пер. выми входами элементов И шестой и седьмой групп, выходы второго реги-, стра соединены с вторыми входами элементов И шестой группы, третьи вхо-. ды которых соединены с выходом мажоритарного элемента, вторые входы эле. ментов И седьмой группы соединены с выходом первого элемента НЕ, а третьи — с выходами компараторов, выходы элементов И пятой, шестой и седьмой групп соединены с входами. элементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ, входы ,четвертого сумматора по модулю два соединены с входами компата— торов.

Из об ретение о тно сится к вычислительной технике, в частности к запоминающим устройствам (.ЗУ), и может быть использовано для построения высоконадежных блоков памяти с возможностью ремонта накопителя в процессе решения задачи.

Известно ЗУ с коррекцией групповых ошибок, содержащее блоки интерфейсного сопряжения, соединенные с 10 блоком коррекции, и группы накопителей, адресные входы которых подключены к адресным выходам блоков интерфейсного сопряжения, логический блок, входы которого подключены к t5 одним из выходов блоков интерфейсного сопряжения, выходы соединены с вхо- дами блока коррекции, одними из входов блоков интерфейсного сопряжения и управляющими входами накопителей, а информационные входы накопителей каждой группы подключены к одноименной группе выходов блока коррекции 513

Длр исправления ошибок в этом ЗУ используется двумерный итеративный код, с помощью которого возможна коррекция одиночных и групповых оши-. бок, расположенных в одной диагонали матрицы кодового слова. Разряды каждой диагонали записываются в отдельный накопитель, что позволяет сохранить работоспособность ЗУ при изъятии одного из накопителей для ремонта или замены. Недостатком данного устройства является невозможность произвольного выбора информа1141453

3 ционной емкости ЗУ из-за ее зависимости от длины кодового слова большого числа накопителей.

Наиболее близким техническим решением к изобретению является ЗУ с коррекцией групповых ошибок, содержащее накопители, блок коррекции, элемент задержки, коммутатор, элемент И, элемента НЕРАВНОЗНАЧНОСТЬ. и группу элементов И, причем информа- 10 ционные и контрольные выходы наКопителей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхронизации накопителей подключены к 15 первому выходу элемента задержки, второй выход и Вход которого являются соответственно управляющим выходом и входом запуска устройства, первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки, пятый выход которого соединен с первым входом элемента И, одни из выходов блока коррекции под- 25 ключены к первым входам соответствующих элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей, выход первого элемента И подключен к первым входам элементов И группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, управляющий вход блока коррекции подключен к выходу коммутатора, а другие выходы блока коррекции являются контрольными выходами устройства (2$

В режиме "Запись" слово данных

40 поступает на вход блока коррекции, который формирует контрольные разряды двумерного итеративного кода„ после чего сформированное кодовое слово записывается в накопитель..

В режиме "Чтение" считанное кодовое слово поступает в блок коррекции, который определяет наличие ошибки в одном из накопителей и вы- дает позиции ошибок неверно считанных разрядов. Исправление ошибок происходит на элементах НЕРАВНОЗНАЧНОСТЬ. Затем через группу элементов И исправленное слово данных поступает на выход устройства.

Недостаток устройствà заключается в том, что оно не в состоянии обнаружить и скорректировать ошибку, которая возникает при полном выходе из строя одного из накопителей, что приводит к снижению надежности ЗУ.

Цель изобретения — повышение надежности устройства.

Указанная цель достигается тем, что в ЗУ с коррекцией групповых ошибок, содержащее накопители, элемент задержки, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, первую. группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два, группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компарато-.

I ры, первый элемент ИЛИ и первый элемент ИЛИ-НЕ, причем информационные входы первого регистра соединены с информационными входами накопителей, информационные выходы первого регистра соединены с одними иэ входов сумматоров по модулю два групп, другие входы подключены к выходам элементов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра, контрольные входы которогб подключены к выходам элементов И третьей группы и контрольным вьпсодам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп, первый вход другого элемента И третьей группы соединен с выходом третьего сумматора по модулю два, входы которого подключены к выходам сумматоров по модулю два первой группы, вторые входы элементов И второй группы соединены с входами признака считывания накопителей, с управляющим входом коммутатора и одним из входов первого элемента И, вторые входы элементов И третьей группы соединены с входами признака записи накопителей, одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и выхоц второго сумматора по модулю два подКлючены к вторым входам элементов

И четвертой группы, другим входам первого элемента ИЛИ и другим вхо1141453 даи компараторов, выходы которых соединены с входами первого элемента

ИЛИ-НЕ, выходы элементов И четвертой группы соединены с первыми входаии элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходаии накопителей и являются информационными входами устройства, выход первого элемента И соединен с первыми входаии элементов И первой группы, вторые входы которых соединены с соответствующими выходами элеиентов НЕРАВНОЗНАЧНОСТЬ, а выходы являются информационными выходами устройства, вход элемента задержки является входом запуска устройства, первый выход элемента задержки соединен с первым информационным входом коммутатора, второй — с входами синхронизации накопителей, третий - с вторым информационныи входом коммутатора, четвертый - с другим входом первого элемента И, а пятый выход является одним из управляющих выходов. устройства, выход коммутатора соединен с управляющим входом первого регистра, введены. второй регистр, мажоритарный элемент, элементы НЕ с первого .-:, по третий, второй и третий элементы И, второй: элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с пятой по седьмую, группа элементов

ИЛИ и четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажоритарного элемента„ выход которого соединен с зходо« НЕ и первым входом второго элемента И, второй вход которого соединен с выходом пеРвого элемента ИЛИ, третий — с выходом второго элемента ИЛИ-НЕ, а выход - с первым входом второго элемента ИЛ!, вход второго элемента

НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемента

НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента

НЕ, а третий — с выходом первого элемента И, выход третьего элемента

И соединен с другим входом второго регистра, выходы которого соединенЫ . с соответствующими входами второго элемента ИЛИ-НЕ, первые входы элементов И пятой группы и вход третьего элемента НЕ, вторые входы элеt0

Устройство содержит (фиг. I) накопители 1 — 5, блок б коррекции, элемент 7 задержки, коммутатор 8, первый элемент И 9, элементы НЕРАВНОЗНАЧНОСТЬ 10-25, первУю гРуппу элементов И 26-41, причем информационные 42-57 н контрольные 58-66 выходы накопителей 1-5 соединены соответственно с информационными и контрольными входами блока 6 коррекции, вход элемента 7 задержки является входом 67 запуска устройства, первый выход 68 элемента 7 задержки со-, единен с первым входом коммутатора 8, второй 69 — с входами синхронизации накопителей 1-5, третий 70 — с вторыи входои коммутатора 8, четвертый 71 — с первым входом первого элемеьта И 9, а пятый 72 является управляющим выходом устройства, вы» ходы 73-88 блока 6 коррекции соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ 10-25, вторые входы которых соединены с информационными выходами 42-57 накопителей 1-5 и яв ляются информационными входами 89 устройства, выход первого элемента

И 9 соединен с первыми входами элементов И 26-41 первой группы, вторые входы которых соединены с соответствующими выходами элементов НЕментов И пятой группы являются другими управляющими входами устройства, выход третьего элемента НЕ сое.динен с первыми входами элементов И шестой и седьмой групп, выходы вто— рого регистра соединены с вторыми входами элементов И шестой группы, третьи входы которых соединены с выходом мажоритарного элемента, вторые входы элементов И седьмой группы соединены с выходом первого элемента НЕ, а третьи. " с выходами компараторов, выходы элементов И пятой, шестой и седьмой групп соединены с входами элементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-HE coeдинен с вторым входом второго элемента ИЛИ, входы четвертого сумматора по модулю два соединены с входами компараторов °

На фиг.1 представлена функциональная схема предлагаемого ЗУ с коррекцией групповых ошибок; на фнг.2 и 3функциональная схема блока коррекции.

1141453

7 т

РАВНОЗНАЧНОСТЬ 10-25, а выходы являются информационными выходами 90 устройства, входы признака записи накопителей 1-5 соединены с входом

Iпризнака записи блока 6 коррекции и 5 являются входом 91 записи устройства, входы признака считывания накопителей 1-5 и блока 6 коррекции объединены с управляющим входом коммутатора 8 и вторым входом первого элемента И 9 и являются входом

92 считывания устройства, установочными входами 93-97 которого являются установочные входы блока 6 коррекции, выход коммутатора 8 соединен с управляющим входом 98 блока 9 коррекции, выходы 73-88 информационных и 99-107 контрольных разрядов, выход 108 признака некорректируемой ошибки и выход 109 признака отказа блока 9 коррекции являются контрольными выходами 110 устройства, выход первого элемента И 9 соединен с входом 111 синхронизации блока 9 коррекции, вход признака установки которого является входом 112 замены накопителя устройства, адресные входы накопителей являются адресным входом 1!3 устройства.

Блок 6 коррекции содержит фиг.2 ЗО и 3) первый регистр 114, первую группу сумматоров 115-1!8 по модулю два, вторую группу сумматоров 119122 по модулю два, с второй по седьмую группы элементов И 123-130, 35

131-139, 140-164, 165-169, 170-174 и 175-179 соответственно, первый 180, второй 181, третий 182 и четвертый 183 сумматоры по модулю два, компараторы 184-188, второй регистр, 40 выполненный на Э -триггерах 189-193, первый 194 и второй 195 элементы

ИЛИ, первый 196 и второй 197 элементы ИЛИ-НЕ, второй 198 и третий 199 элементы И, мажоритарный элемент 200,45 первый 201, второй 202 и третий 203 элементы НЕ и группу элементов

ИЛИ 204-208. Регистр 114 имеет информационные 209-224 и контрольные. 225233 выходы. Сумматоры 115-1229 180 50 и 181 по модулю два имеют выхо; ды 234-243.

Устройство работает следующим образом.

В устройстве для коррекции одиночных и групповых ошибок используется двумерный итеративньпЪ код, мат. рица кодового слова которого для числа информационных разрядов, равного в данном примере шестнадцати, имеет вид:

$1 Б2 $3 Б4 С„

$6 $7

9 10 11 12 3

$1З $14 $1у Б С4

1 2 3 4 где S,. — информационные разряды;

6 — контрольный разряд общей четностиу С1 С4 1 14 контрольные разряды соответственно групповой и веточной четности. В исходном состоянии регистры 114 и триггеры 189193 обнулены, а на вход 112 подается низкий уровень напряжения.

В режиме "Запись" на вход 113 устройства поступает адрес выбранной ячейки накопителя, на вход 89 — слово данных З1- 516, на вход 91 — признак записи, а на вход 67 — сигнал

"Запуск". Появившись на выходе 68 элемента 7 задержки, сигнал "Запуск" через коммутатор 8 проходит на вход 98 блока 6, где заносит в регистр 1!4 информацию, находящуюся на входах 42-57. После этого в блоке 6 начинается формирование контрольных разрядов по формулам

16 ь=Х

1=1

С = S +S ++S 1-$

6 7 8

С4 $9+S +$1+S

6 Щ 14 э

d = Б +S +$ +S

3 7 11 ! = $4$ +Б 4$ а

4 4 8 12 °

Контрольные разряды групповой четности С„- С формируются с по- мощью сумматоров 115-118.по модулю два, а контрольные разряды веточной четности d„- d4 — с помощью сумматоров 119-122 по модулю два. Контрольный разряд общей четности 6 формируется с помощью сумматоров 115-118 по модулю два и с помощью суммато-. ра 182 по модулю два. На входе 92 блока 6 присутствует логический нуль (низкий уровень напряжения), а на входе 91 — логическая единица (высокий уровень напряжения) . В результате элементы И 123-130 остаются закрытыми и на их выходах находятся логические нули, а элементы И )31

139 открываются и сформированные коп453

1141

Компаратор

Вторая группа входов компараторов

Первая группа входов компараторов

1 2 3 4 5

/2 /3 /4 / »

/Э /Ь /3, /3 /3. /Э,, /Э.

Э 4» РЧ

3 4 5 /";1

9 трольные разряды поступают с их выходов на входы 58-66 блока 6 и накопителей 1-5. С появлением сигнала на выходе 69 элемента 7 задержки производится запись кодового слова в накопители 1-5, причем разряды

Бь ° Б11» Б ь» Ь записываются в накопитель 1, разряды S2

S . S » d4 — в накопитель 2, 1» 12» разряды SЭ Б3 С9» С 9 d2 в На копитель 3, разряды S< С, S9

S d — в накопитель 4, а разря14» Э ды С„» S<» Б4с» Б й» «14 питель 5. По окончании записи на выход 72 устройства выцается сигнал "Ответ".

В режиме "Чтение" на .вход 113 устройства поступает адрес выбранной ячейки, на вход 92 — признак считывания, а на вход 67 — сигнал "Запуск . С появлением сигнала на выходе 69 элемента 7 задержки кодовое слово считывается из накопителей 1-5 и поступает на входы блока 6. Так как на управляющем входе коммутатора 8 присутствует логическая единица, поступающая с входа 92 устройства, то прохождение сигнала через коммутатор с выхода 68 элемента 7 задержки запрещается. Одновременно разрешается прохождение сигнала с выхода 70, поступающего позже сигнала с выхода 69 с задержкой, равной времени выборки информации из накопителей 1 5. Пройдя коммутатор 8, этот сигнал поступает на управляющий вход 98 блока 6 и заносит считанное кодовое слово в регистр 114., 1-й компаратор 184 с(„ с/

2-й компаратор 185 . с/„

3-й компаратор 186 с/„ с/

4-й компаратор 187 с/, с(1 2

5-й компаратор 188 о(„о/.

Затем в блоке 6 начинается формирование синдрома ошибки с помощью сумматоров 115-122, 180 и 181 по модулю два. Так как на входе 92 признака

5 считывания блока 6 присутствует логическая единица, то считанные значения контрольных разрядов С4--С+, d d4 с выходов 225-233 регистра 114 через элементы И 123-130 поступают на входы сумматоров 115-122 по модулю два и логическое состояние их выходов 234-241 определяется формулами

1 2 3 4 1 с

/" 1 1 9 9 19 „= S Б,+Б„, + S« d соответственно.

Состояние выходов 242 и 243 сумматоров 180-181 определяется как. с/,=d„+d2 +d9 gd +6

/Э=с+с+с+с+6

2 Э 4 соответственно.

В дальнейшем разряды синдрома

ЗО ошибки сс с оь. с а и /э /э /э

/ 4/Э сравниваются между собой,с помощью компараторов 184-188, причем, компаратор !84 сравнивает од ноименные разряды 0/ сь2 с/Э 0 4Ы.э. и

35 /э„ y /Э /Э /Э а остальные компараторы сравнивают разряды о, 0 2 о/ 1 с циклически сдвинутыми разрядами /Э„- /92 /Э /Э /» В сооТ

4 ветствии с таблицей.

6 .7 8 9 10

11 1141453

При совпадении информации на первом-пятом входах с информацией на шестом-десятом входах какого-либо из компараторов 184-188 состояние его выхода принимает значение логической

12 единицы. Позиции ошибок (неисправные разряды) определяются с помощью элементов И 140-164 при совпадении единичных значений е „ - о(, )31 в 3 и g - g в соответствии с формулами"

Е =о(л . e =Ы, Е =gCp е сс . е =о(1 1 1 S2 1 2 2 &3 1 3 3 S4 1 4 4 q 1 5 5

S5 2/1$f 36 2 1 1 37 2 3%2 Se 2 Э41 3 <2 2 5 С4

Э %4 310 3 32 3 311 3 3 1 . 312 3 4 2 с,= 395 С3

59 4 1 3 514 4 2 4 913 4 t 3 5 316 4 34 1

5Р1 421 (1 5 32%3 д 5 3 4 с(5 4<3 5J 5C1 .1

1 где g. — логическое состояние вы- d, = 1+1+0+1+0 = 1 хода i -го элемента ИЛИ 204-208. с 2 = 1+1+1+0+0 = 1

Поэтому при отсутствии ошибки (э = 1+1+1+1+1 = 1 (все разряды синдрома равны нулю) 44 = 1+!+1+1+0 = p на выходах всех компараторов при- 20 с = 0+1+0+0+0 = 1 сутствуют высокие уровни напряженная, 1000 — 1 однако На выходах 73-107 элементов

И 140-164 сохраняются логические ну- 32 ли. В этом случае считанные из накопителя информационные разряды кодового слова проходят через элементы

НЕРАВНОЗНАЧНОСТЪ 10-25 без изменения, а затем по сигналу с выхода 71 Согласно таблице только на выходе элемента 7 задержки, проходящему че- . компаратора 186 появляется логичесрез элемент И 9, выдаются на выхо- 30 кая единица, а на выходах остальды 90 устройства. Затем на выход 72 ных компараторов сохраняется логипоступает сигнал "Ответ". ческий ноль. На выходе мажоритарного

Рассмотрим теперь случай непра- . элемента 200 появляется логическая вильного считывания данных. При этом единица только при наличии двух и предполагается, что неисправность З5, более единиц на его входах, поэтому в имеет место только в одном из нако- данном случае на его выходе сохрас няется низкий уровень напряжения, ПУсть, напРимеР, в накопители 1-5 а на выходе элемента HE 201 — высобыло записано кодовое слово кий. На первых входах элементов

11110 40 И 175-179 также присутствует высо11110

11110 кий уровень напряжения с выхода

° элемента НЕ 203, следовательно, вы-.

00000 ходы этих элементов повторяют логическое состояние выходов компаратоПри считывании в результате выхо 45 ров 184-188. То же логическое сос. да из строя разрядов SS S< С

1 1 Э тояние будет и на выходах элемен-. и d в накопителе 3 в регистр 114 тов ИЛИ 204-208, поскольку элеменпоступает следующее кодовое слово: ты И 165-174 остаются закрытыми, т.е. на выходе элемента ИЛИ 206 по11100 50 является высокий уровень напряжения, Illll

11110 а на выходах остальных элементов ИЛИ этой же группы — низкие (g О, я О, g -1 g -О,я -О).

Тогда сумматорами 1 15-122,180 В результате элемейты И 140-164 фори 181 по модулю два формируется синд-55 мируют следующие значения позиций ром ошибки ошибок:

1 141-453

Е„- 01 ез2=- 0;Ó

Е, =О;

Ез3 = sò = 0 е,„„= о;

615 е„=о; е, = о; г

Е = 1; э 0 sga 0! sr — 0я

Р = О; езэ= О;

Еь„э= О;

Ес = !в

I s,o= О!Ф

= О с ез„= 099

О!

Бэ =

= О

С1 Э

Е,„= О; е — о;

Е„- О;

Е,-- О;

Ез — О, Е =О

С У

Е„= О; (! °

Сэ У

Е,„,= ott

<, О;

3з„,= О

Е516 0! е„,= О;

Е,,=O; е„ = О;

<,=О;

Е =Oð

Таким образом, на элементах НЕРАВНОЗНАЧНОСТЬ 12 и 17 происходит инверсия третьего и восьмого разряда, а по состоянию контрольных выходов 110 можно определить, что ошибка произошла в разрядах Ss

SВ Сэ и Д2 Сигнал с в ода элемента Й 9 выдает исправленное слово на выход 90 и одновременно поступает на вход 111 блока 6, где стробирует элемент И 199, На остальных входах данного элемента в этот момент присутствуют логические единищ1, он открывается, и на входы триггеров 189-193 выдается сигнал,, записывающий в них информацию, находя-. щуюся на выходах компараторов 184I88. Это означает, что в регистре 189--193 происходит запоминание номера отказавшегося накопителя, Предположим теперь, что в третьем накопителе отказал последний разряд S т.е. накопитель 3 полностью вышел из строя. Если отказ в разрядах Бэ, S s, S„., есть закрепление нуля, а. в разрядах С, d> — закрепле35 ние единицы„то в регистр 114 поступае следующее кодовое слово:

1 1 10О

=0; ь — 0;

На элементах НЕРАВНОЗНАЧНОСТЬ 12, 17 и 22 происходит инверсия третьего, восьмого и тринадцатого разрядов, а состояние выхода 110 указывает на 55 полный выход из строя накопителя 3.

Так как на выходе элемента НЕ 201 присутствует низкий уровень напряжеI.„- =0; Е = О;

lllll

0l 000

В этом случае синдром ошибки имеет вид:

0L1 = !+1+0+1+О = 1

1+1+1+0+0 — 1 ,(= 1+1+1+1+1 = 1

3 с+ = О+!+1+!+О = I а(3 = 0+1+0+0+0 = 1

/3„ = 1+1+1+0+0 =- 1

p, - !+!+!+!+! = г ,ээ = О+!+1+!+О = р = !+0+1+1+0 = р, = 0+0+1+0+0 = 1.

В результате на выходах всех компараторов 184-!88 и на выходе мажоритарного элемента 200 появляется логическая единица. Элементы И !75179 закрываются и открываются элементы И 170-174, которые пропускают на. выходы элементов ИЛИ 204-208 информацию, записанную в триггерах 189193. Следовательно, на выходе элемента ИЛИ 206 появляется логическая единица,, а на выходах элементов ИЛИ

204 — 208 — логические нулн (g =0, g,==0, g =1, g,==0, g,==o").

Элементы Й 140-164 формируют следующие значения позиций ошибок: ния, поступающий на вход элемента

И 199, то новая запись данных в триггеры 189-193 по сигналу с выхода элемента И 9 не происходит.

Способность устройства корректировать все разряды, считанные с од- ного из накопителей, дает возможl5!

14!453!

6 ность защититься от таких его отказов, как выход из строя формирователей синхронизирующих и адресных сигналов, замыкания адресных шин, неисправностей системы питания и т.п.

Здесь возможны два случая дальнейшей работы устройства. В первом из них, при первом чтении после возникновения отказа данного вида в одном из накопителей не все пять.раз- 10 рядов считываются из него неверно например, если в накопитель 3 ранее были записаны разряды S

Ве = О, С = 1, Б, = 1, Й = 1, а отказ привел к постоянному считыва- 11 нию и накопителя нулей, то в разряде ошибка отсутствует . Тогда в триггеры 189-193 записывается номер отказавшего накопителя, и в дальнейшем устройство работает аналогично 20 описанному вьппе. Вероятность такого события равны 31

Во втором случае при первом чтении все разряды считываются неверно. Если предположить, что до этого момента отказов в накопителе не было и в триггерах !89-193 записаны нули, то коррекции не происходит. Одновременно на всех трех входах элемента И!98 оказываются высокие уровни напряжения и логическая единица с его выхода через элемент ИЛИ 195 поступает на выход 108 блока 6 и на выход 110 устройства как признак некорректиру- Зз емой ошибки (НКО ). При возникновении такого события, вероятность которого

1 равна — необходимо обратиться в

32 режим чтения к другой ячейке накопи- 4О теля, а затем провести повторное считывание по нужному адресу.

При замене накойителя вероятность выдачи признака НКО в описанном случае можйо свести к нулю, с этой целью на один из входов 93-97 устройства, номер которого соответствует номеру заменяемого накопителя, следует подать высокий уровень напряжения (например, на вход 95 при замене накопителя 3), а на остальные— низкий. После этого на вход 112 за-, мены накопителя подается логическая единица. Элементы И 170-179 закрываются и открываются элементы И 165169, определяя тем самым разряды, которые неправильно считываются вследствие изъятия из состава устрой

/. ства соответствующего накопителя.

Тем самым исключается возможность невыполнения коррекции при гервом чтении. После замены накопителя подача логической единицы на вход 112 прекращается. Признак HKO выдается также при обнаружении ошибки в разных накопителях. Пусть, например, ошибка происходит в разрядах 5 и 5

Тогда синдром ошибки примет вид д О, Так как ни на одном из выходов компараторов 184-188 не оказывается логической единицы, то на выходе элемента ИМИ-НЕ 196 появляется высокий уровень напряжения, который через элемент ИЛИ 195 поступает на выход устройства как признак НКО, Четвертый сумматор 183 по модулю два предназначен для обнаружения ошибок в самом блоке коррекции. Появление логической единицы на его выходе 109 означает, что выдача признака

НКО вызвана не ошибкой в накопителях 1-5, а отказом в цепях формирования синдрома блока 6 коррекции.

В целом информация на контрольном выходе !10 устройства, включающая позиции ошибок кодового слова, признак иекорректируемой ошибки и признак отказа блока коррекции, может быть использована для индикации отказавших разрядов и ускорения поис ка неисправностей в отдельных блоках устройства.

Преимущество предлагаемого технического решения по сравнению с известным заключается в более высокой надежности, так как оно способно корректировать опябки одного из наколителей независимо от их кратности, причем эти ошибки могут быть вызваны отказами как запоминающих микросхем, так и элементов электроники обрамления. Кроме того, устройство способно обнаружить отказы в блоке коррекции.

73

74

7S

76

77

78

79

8О

27

31

3Z

33

18

36

21

24

108

$112

Фиг 1

42

44

46

Ô7

48

ФУ

5Т

$2

53

54

$S

56

S7

58

59

62

63

ВФ

63

6b

68 89 70 71

82

d3

84

8$

86

88

УЯ

f00

101

103

184

10$

106

107!!4!453

42 Ф7 52 57

43 48 53 62 63

44 ФУ 61 54

45 60 5 $$

59 46 $1 $

ll4l453

1!41453

ВНИИПИ Заказ 5(5j 39 Тираж 584 Подаисиое

Фюзиаи ППП Патаи1 у 2 еУ Вх щщце язàПфоае п а у 4