Стартстопное приемное устройство

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„, 1205315 А (51)4 Н 04 1 17 16

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 1 ", Ъ*»

t с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " ы ф ф 1 г t

»" (21) 3694420/24-09 (22) 26.01 ° 84 (46) 15.01. 86. Бюл. 9 2 (72) Л.П. Еременко, М. И. Тараров и И.А. Щукина (53) 621.394.62(088.8) (56) Авторское свидетельство СССР

9 843283, кл. H 04 L 17/16, 1979.

К ABTQPCHQMV СВИДЕТЕЛЬСТВУ (54)(57) 1. СТАРТСТОПНОЕ ПРИЕМНОЕ

УСТРОЙСТВО, содержащее .стартовый триггер, первый элемент И, последовательно-параллельный преобразователь, входной блок, выход которого соединен с объединенными первыми входами циклового триггера и второго элемента И, первый выход циклового триггера соединен с первым входом делителя частоты, выход элемента ИЛИ соединен с вторым входом циклового триггера, о т л и ч а ю— щ е е с я тем, что, с целью повышения помехозащищенности, в него введены последовательно соединенные формирователь частоты и -формирователь тактов, причем выход формирователя частоты соединен с вторым входом делителя частоты, синхровходом циклового триггера и первым входом последовательно-параллельного преобразователя, второй вход которого соединен с первым выходом делителя частоты, соединенным с первым входом стартового триггера, второй вход которого объединен с третьим входом делителя частоты и соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом первого элемента И, первый, второй и третий входы которого соединены соответственно с вторым выходом делителя частоты, выходом входного блока и первым выходом стартового триггера, первый и второй выходы формирователя тактов соединены соответственно с третьим и четвертым входами последовательно-параллельного преобразователя, пятый, шестой, седьмой и восьмой входы которого соединены соответственно с вторым и первым выходами циклового триггера, вторым выходом стартового триггера и выходом второго элемента И, первый и второй выходы последовательно-параллельного преобразователя соедине,ны соответственно с вторым входом ® формирователя тактов и вторым входом элемента ИЛИ, третий выход последовательно-параллельного преобразователя является первым выходом устройства вторым выходом которого является третий выход формирователя тактов.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что последовательно-параллельный преобразователь состоит из последовательно соединенных счетчика длины слова, дешифратора счетчика длины слова, первого элемента ИЛИ, первого элемента И, счетчика импульсов передачи, дешифратора счетчика импульсов передачи, триггера окончания передачи и элемента И-НЕ, последовательно соединен- З ных второго элемента И, второго элемента ИЛИ, буферного регистра знака, регистра приема и блока свертки по модулю три, причем выход второго элемента И соединен с первым входом счетчика длины слова, выход первого

12053 элемента И соединен с объединенными вторыми входами второго элемента ИЛИ и регистра приема, третий вход ко-орого соединен с выходом блока свертки по модулю три, один из выходов дешифратора счетчика длины слова соединен с вторым входом первого элемента ИЛИ и с другим входом элемента

И-НЕ, выход которого является первым выходом последовательно-параллельного преобразователя, второй выход триггера окончания передачи соединен с вторым входом первого элемента И, третий вход которого является первым входом последовательно-парал— лельного преобразователя, первым, вточым, третьим входами последова15 тельно-параллельного преобразователя являются соответственно второй вход счетчика импульсов передачи, первый вход второго элемента И и второй вход счетчика длины слова, четвертым, седьмым, пятым и восьмым входами последовательно-параллельного преобразователя являются соответственно четвертый вход регистра приема, второй вход второго элемента И, второй вход триггера окончания передачи и второй вход буферного регистра знака, вторым и третьим выходами последовательнопараллельного преобразователя являются вьгхоц первого элемента ИЛИ и выход регистра приема.

1

Изобретение относится к радиотехнике и может быть использовано в телеграфной аппаратуре Передачи данньгх.

Цель изобретения — повышение номехозащищенности.

На фиг. 1 изображена структурная электрическая схема предлагаемого стартстопного приемного устройства; на фиг. 2 — структурная схема. последовательно-параллельного преобразователя.

Стартстопное приемное устройство содержит входной блок 1, цикловой триггер 2, формирователь 3 частоты, делитель 4 частоты, первый и второй элементы И 5 и 6, стартовый триггер 7, элемент ИЛИ 8, последовательно-параллельный преобразователь 9 и формирователь 10 тактов.

Последовательно-параллельный преобразователь 9 состоит из элемента И 11, элемента ИЛИ 12, буферного регистра. 13 знака, регистра

14 приема, блока 15 свертки по модулю три, счетчика 16 длины слова, дешифратора 17 счетчика длинЫ слова, счетчика 18 импульсов передачи, дешифратора 19 счетчика импульсов передачи, элемента И-НЕ 20 триггера 21 окончания передачи, элемента

ИЛИ 22 и элемента И 23.

Стартстопное приемное устройство работает следующим образом.

Перед началом приема телеграфного сообщения цикловой триггер 2 находится в нерабочем состоянии и сигнал с его первого выхода запрещает работу делителя 4 частоты и не пропускает сигнал с выхода входного блока 1 через элемент И 5 в последовательно-параллельный преобразователь 9. Входной канал приема находится в состоянии, соответствующем уровню сигнала "Стоп", и постоянно опрашивается частотой генератора, поступающей на синхровход циклового триггера. Цикл передачи каждой кодовой посылки всегда начинается с маркерного сигнала "Старт", который (в отличие от сигнала Стоп ) имеет противоположный логический уровень.

Хотя между передающей и приемной стороной отсутствует синхронизация и для каждой из них имеются две отдельные последовательности тактовых импульсов, но предполагается, что эти последовательности калиброваны. В связи с этим в предлагаемом стартстопном устройстве применен метод стробирования, т.е. считывание сигнала с линии осуществляется в середине интервала времени поступления каждого бита информации.

При поступлении из входного блока 1 перехода от Стопа" к Старту1, т.е. при появлении на информационном входе циклового триггера 2 уровня, 1205315 соответствующего сигналу Старт", первым же импульсом частоты генератора, поступающим с формирователя 3 частоты на синхровход циклового триггера 2, последний устанавливается в рабочее состояние и сигнал с его первого выхода разрешает работу делителя 4 частоты и прохождение через элемент И 5 входного.сигнала на информационный вход буферного регистра 13 знака последовательно-параллельного преобразователя 9.

С помощью делителя 4 частоты интервал передачи одного бита делится на количество подинтервалов, определяемое максимальным счетом счетчика, входящего з делитель 4 частоты. При этом частота, поступающая на вход делителя должна быть такой, чтобы выполнялись условия

К =л 2д % где ь- 2 =Т л длительность передачи одного бита; длительность подинтервала; разрядность счетчика.

С выхода дешифратора делителя 4 частоты через время, несколько превышающее половину периода передачи одного бита, вырабатывается сигнал, который, поступив на второй вход элемента И 6, опрашивает сигнал на выходе входного блока 1 при нулевом состоянии стартового триггера 7.

Полагается что за это время пере-.

) ходный сигнал шума исчезнет и если на линии все еще сохраняется уровень, соответствующий сигналу "Старт", значит поступил стартовый бит. В противном случае на выходе элемента И 6 появится сигнал защиты от ложного старта, который, пройдя через элемент

ИЛИ 8, установит в исходное состояние цикловой триггер 2 и делитель 4 частоты. В случае приема сигнал "Старт сигнал защиты от ложного старта не пройдет через элемент И 6 и счетчик делителя 4 частоты будет продолжать .счет, в результате которого на выходе делителя 4 частоты появится сиг,нал "Строб", который по заднему фронту установит в единичное состояние стартовый триггер 7. о

Таким образом, в счетчик 16 длины слова первый сигнал "Строб" б

5

45 не пройдет и бит кодовой посылки, соответствующий сигналу "Старт", в буферный регистр 13 знака не запишется.

Как видно из вышеприведенных формул, сигнал "Строб" с выхода делителя 4 частоты вырабатывается с частотой телеграфирования и поступающая с выхода элемента И 5 на информационный вход буферного регистра

13 знака кодовая посылка последовательно в него записывается с помощью стробирующих сигналов, поСтупающих на синхровход буферного регистра 13 знака с выхода элемента ИЛИ 12, Одновременно стробирующие сигналы подсчитываются в счетчике 16 длины слова для того, чтобы блокировать. прием маркерного сигнала "Стоп".

После приема информационной части (знака) первой кодовой посылки на выходе дешифратора 17 появляется сигнал 5 Т, который с выхода элемента ИЛИ 22 проходит через элемент

ИЛИ 8 и устанавливает в исходное состояние цикловой триггер 2, стартовый триггер 7 и делитель 4 частоты.

Кроме того, сигнал 5 Т разрешает прохождение частоты через элемент

И 23 с первого выхода формирователя

3 при нулевом состоянии триггера 21 окончания передачи. С помощью счетчика 18, дешифратора 19 и триггера

21 на выходе элемента И 23 формируется пачка из пяти импульсов, которая поступает в сдвиговые цепи буферного регистра 13 знака и регистра 14 приема. Так как выход буферного регистра 13 знака подключен к информационному входу регистра 14 приема, то принятый знак поступает из первого регистра во второй. По окончании передачи на выходе дешифратора 19 появляется сигнал, который устанавливает в единичное состояние триггер 21 окончания передачи. Прием следующих кодовых посылок происходит аналогично вышеописанному..

С поступлением следующего стартового сигнала вновь устанавливается в единичное состояние цикловой триггер 2 и его выходные сигналы устанавливают в исходное состояние счетчик 18 импульсов передачи и триггер 21 окончания передачи.

В регистр 14 приема записывается три знака. По окончании приема последнего знака (в приведенном

3 12053 примере — третьего) на выходе дешифратора 17 появляется сигнал, который, пройдя через элемент И-НЕ 20 при единичном состоянии триггер 21, включает формирователь 10 тактов.

Последний работает следующим образом. Когда элемент И-НЕ 20 закрыт, т.е. на его выходе присутствует потенциал, соответствующий уровню логической единицы, то фор- 1О мираватель 10 тактов работает в режиме параллельной записи "единицы" в его первый разряд. После того, как на его входе появляется сигнал, соответствующий уровню логического 15 нуля, он переходит в режим последовательного сдвига. Записанная в него "единица" начинает последовательно сдвигаться по регистру

15 6 на частоте генератора импульсов, формируя на его выходах серию сигна-. лов, одним из которых записывается контрольный код с блока 15 в контрольные разряды регистра 14 приема, другим — выдается сигнал прерывания в вычислительную машину, а следующим импульсом устанавливается в исходное состояние счетчик 16 длины слова, Таким образом, устройство готово к приему следующих кодовых посылок телеграфного сообщения.

Благодаря наличию в предлагаемом устройстве буферного регистра 13 знака совмещается по времени прием следующей кодовой посылки .и передача предыдущей упакованной информации в устройство связи с вычислительной машиной.

Составитель Н. Лазарева

Редактор А. Ревин Техред З.Палий Корректор.И. Муска

Заказ 8541/59 Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4