Устройство для контроля блоков памяти

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для контроля блоков памяти. Целью изобретения является повьшение надежности устройства за счет осуществления режима Самоконтроль, в котором осуществляется проверка функционирования всего устройства. Устройство содержит блок управления, счетчики, триггеры, коммутатор, генератор импульсов , ключ, формирователь эталонных кодов, формирователь сигналов четности, блок сравнения, элемент И, индикатор. Показания индикатора свидетельствуют об исправности работы контролируемого блока памяти, а также самого устройстёа, 2 ил. с 9

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11)

151)4 С 11 С 29/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ " -...-.

К ABT0PCH0MV СВИДЕТЕЛЬСТВУ (21) 3780143/24-24 (22) 13.08.84 (46) 23.04.86. Бюл. ¹ 15 (72) С.А.Косарев, В.В.Дмитриев и А,Н.Дебальчук (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

¹ 8882 11, кл. G 11 С 29/00, 198 1.

Авторское свидетельство СССР

¹ 926725, кл. С 11 С 29/00, 1982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для конгроля блоков памяти. Целью изобретения является повьппение надежности устройства за счет осуществления режима "Самоконтроль", в котором осуществляется проверка функционирования всего устройства ° Устройство содержит блок управления, счетчики, триггеры, коммутатор, генератор импульсов, ключ, формирователь эталонных кодов, формирователь сигналов четности, блок сравнения, элемент И, индикатор. Показания индикатора свидетельствуют об исправности работы контролируемого блока памяти, а также самого устройства. 2 ил.

1226533

l5

?О

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля блоков памяти.

Цель изобретения — повышение надежности устройства для контроля блоков памяти.

На фиг.1 приведена структурная блок-схема устройства; на Аиг.2 эпюры напряжений, поясняющие работу устройства.

Устройство содержит блок 1 управления, первый выход которого соединен с установочными входами счетчика 2, первого триггера 3, второго триггера 4 и счетчика 5, второй выход блока управления соединен с управляющим входом коммутатора 6, генератор импульсов 7, выход которого соединен с управляющим входом ключа 8 и входом счетчика 5, выходы которого соединены с адресными входами формирователя 9 эталонных кодов, контролируемого блока 10 и формирователя 11 сигналов четности„ выход Аормирователя эталонных. коцов соединен с первым входом блока 12 сравнения и информационным входом контролируемого блока 10 выход которого соединен с первым входом коммутатора 6, второй вход которого соединен с выходом Аормирователя 11 сигналов четности, выход старшего разряда счетчика S соединен со счетными входами триггеров 3 и 4, на вход 2 триггера 3 подается сигнал логической "1", выход триггера 3 соединен с управляющим входом контролируемого блока 10, первым входом элемента И 13 и входом З триггера

4, инверсный выход которого соединен с вторым входом элемента И 13, выход коммутатора 6 соединен с вторым входом блока 12 сравнения, выход которого соединен с информационным входом ключа 8. Выход последнего соединен с третьим входом элемента

И )3, выход которого соединен с информационным входом счетчика 2, вы-ход счетчика 2 соединен с входом индикатора 14.

Предлагаемое устройство работает в двух режимах — в режиме проверки блоков памяти и режиме "Самоконтроль"

Р в котором осуществляется полная проверка функционирования устройства.

В первом режиме с блока 1 управления на управляющий вход коммутатора 6 поступает сигнал "Лог.Г", по которому он подключается к выходу контролируемого блока 10 памяти. 3 * тем с блока 1 управления поступает команда начальной установки, по которой счетчик 5 адресов, счетчик 2 и триггеры 3 и 4 устанавливаются в нулевое состояние. Сигналом Лог.0" с выхода триггера 3 контролируемый блок 10 памяти переключается в режим записи информации, поступающей на его информационный вход с выхода формирователя 9 эталонных кодов, который в соответствии с поступающими на его входы адресами с выхода счетчика 5 адресов формирует контрольный тест. Эти же адреса поступают на адресные входы контролируемого блока 10 памяти. Смена адресов осуществляется по импульсам, поступающим с генератора 7 импульсов на счетчик 5 адресов. За полный цикл записи счетчик: 5 адресов проходит все адреса блока памяч.и, и по его окончании задним фронтом импульса старшего адреса счетчика 5 адресов (фиг.2а) триггер 3 переключается в единичное состояние (фиг„2б).

Сигналом "Лог.1" с выхода триггера 3 контролируемый блок памяти переключается в режим воспроизведения.

При этом воспроизведение информации из контролируемого блока памяти осуществляется по адресам, поступающим на его адресные входы со счетчика 5 адресов. 3а цикл воспроизведения, также как и за цикл записи, счетчик

5 адресов последовательно Аормирует адреса всех ячеек памяти. Воспроиз«одимая информация с выхода контролируемогс блока 10 памяти через коммутатор 6 поступает на первый вход блока t2 сравнения, на второй вход которого поступает код с выхода формирователя 9 эталонных кодов. При несовпадении кодов, поступающих на входы блока 12 сравнения, что свидетельствует о неисправности контролируемогс блока памяти, на его выходе формируется сигнал ошибки, который стробируется на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управляннций вход ключа 8, и на его выходе формируются импульсы, по одному на каждую неисправную ячейку памяти, которые поступают через элемент И 13 на счетчик 2, подсчитываются им, а суммарное число ошибок по окончании цикла контро1226533 ля отображается на индикаторе 14, Во время цикла воспроизведения на второй вход элемента И 13 поступает сигнал "Лог.1" с выхода триггера 3 (фиг. 2б), а на третий — сигнал

"Лог.1" с выхода триггера 4 (фиг,2н), который по окончании цикла воспроизведения становится равным Лог.О и запрещает таким образом дальнейшее поступление импульсов ошибок на счетчик 2, что обеспечивает счет ошибок только за один цикл воспроизведения.

По количеству ошибок, отображаемых на индикаторе 14, судят о качестве работы контролируемого блока.

Нулевое показание индикатора t4 свидетельствует (при исправном контролирующем устройстве) об исправности контролируемого блока памяти.

Для проверки контролирующего устройства с блока 1 управления на коммутатор .6 поступает сигнал

"Лог.1", по которому он подключается к выходу формирователя 11 сигналов четности, который осуществляет проверку четности суммы всех поступаюших на него адресных сигналов. е

При четной сумме этих сигналов на его выходе формируется сигнал

"Лог.0", а при нечетной "Лог. 1", и на выходе формирователя 11 сигналов четности формируется контрольный тест, который однозначно определяется, поступающими на него сигналами, а неисправность любого из адресных сигналов, поступающего на контролируемый блок 10 памяти, приводит к изменению контрольного теста. Сигнал с выхода формирователя 11 сигналов четности через коммутатор 6 поступает на вход блока 12 сравнения, где он сравнивается с сигналом, поступающим с выхода Аормирователя 9 эталонных кодов. При правильном формировании адреса сигналов, поступающих на контролируемый блок памяти 10, сигнал на выходе блока 11 имеет строго определенное число несовпадений за цикл воспроизведения с сигналом Аормируемым формирователем 9 эталонных кодов 9, число которых подсчитывается счетчиком 2 и отображается индикатором 14. Это число может быть заранее определено (оно зависит только от принятого закона формирования эталонного теста), и при совпадении этого числа с отображаемым числом дается заключение об исправности устройства. Нулевые или отличные от

;в заданного числа показания индикатора 14 свидетельствуют о неисправности устройства.

Таким образом1 н режиме "Самоконтроль, осуществляетя проверка Аункционирования всего устройства, что позволяет значительно повысить достоверность контроля.

Формула изобретения дом элемента И, выход коммутатора соединен с вторым входом блока сравнения, выход которого соединен с вторым входом ключа, выход которого соединен с третьим входом элемента И, выход которого соединен с вторым входом второго счетчика, выход которого соединен с входом индикатора.

Устроистно для контроля блоков памяти, содержащее блок управления, блок сравнения, Аормирователь эталонных кодов, выход которого соединен с первым входом блока сравнения и является информационным выходом устройства, первый триггер, о т л и ч а ю— щ е е с я тем, что, с целью повышения надежности устройства, н него введены генератор импульсов, первый счетчик, формирователь сигналов четности, коммутатор, второй триггер, ключ, элемент И, второй счетчик и индикатор, причем первый выход блока управления соединен с первыми, входами счетчиков и триггеров, второй выход блока управления соединен с перным входом коммутатора, выход генератора импульсов соединен с первым входом ключа и вторым входом первого- счетчика, выходы которого соединены с входами формирователя эталонных кодов и формирователя сигналов четности, и являются адресными выходами устройства, второй вход коммутатора является входом устройства, выход формирователя сигналов четности соединен с третьим входом коммутатора, выход старшего разряда первого счетчика соединен с вторыми входами первого и второго триггеров, выход

45 первого триггера является управляющим выходом устройства и соединен с первым входом элемента И и третьим входом второго триггера, выход второго триггера соединен с вторым вхо122б533 юя

I !

1 ! !

Составитель О.Кулаков

Редактор Н.Яцола Техред И.Попович Корректор С.Шекмар

Заказ 2140/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и.открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4