Способ контроля интегральных микросхем памяти

 

Изобретение относится к контрольноизмерительной технике. Может использоваться для контроля микросхем (МКС) нолупроводниковой памяти или других МКС, содержащих триггерные ячейки. Цель изобретения - расширение функциональных возможностей способа - достигается путем обеспечения возможности прогнозирования работоспособности МКС в диапазоне температур и отбраковки потенциально негодных МКС и повышения достоверности за счет исключения пропуска МКС, потенциально негодных в диапазоне температур. Способ предусматривает кратковременное отключение напряжения питания на время tc.n - время снятия питания, что позволяет выявить потенциально негодные МКС полупроводниковой памяти, к числу которых относятся МКС, ячейки памяти которых успевают переключиться за время tc.n. Величину с.п определяют по математической формуле, приведенной в описании изобретения. Способ предусматривает также запись проверочных кодов в ячейках памяти, их считывание и сравнение полученных кодов с эталонными . i л 1C

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<дц 4 G 01 R 31 28

ВСЕСОЖЗИ Я

13, „;. „;;„, „13

ВМЬЛНОИКА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3852925/24-21 (22) 08.02.85 (46) 30.07.86. Бюл. № 28 (72) Ю. Н. Еремин и М. О. Ботвиник (53) 621.317.899 (088.8) (56) Шумнов Д. В., Николаевский И. Ф.

Транзисторы в микрорежиме. М.: Советское радио, 1978, с. 86 — 97.

Авторское свидетельство СССР № 1056088, кл. G 01 P 31/26, 1983.

Измерение параметров цифровых интегральных микросхем. Под редакцией Эйдукаса Д. Ю. М.: Радио и связь, 1982, с. 77 — 105. (54) СПОСОБ КОНТРОЛЯ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ ПАМЯТИ (57) Изобретение относится к контрольноизмерительной технике. Может использоваться для контроля микросхем (МКС) полупроводниковой памяти или других МКС, содержащих триггерные ячейки. Цель изоб„„SU„„1247799 А1 ретения — расширение функциональных возможностей способа — достигается путем обеспечения возможности прогнозирования работоспособности МКС в диапазоне температур и отбраковки потенциально негодных МКС и повышения достоверности за счет исключения пропуска МКС, потенциально негодных в диапазоне температур. Способ предусматривает кратковременное отключение напряжения питания на время t.. время снятия питания, что позволяет выявить потенциально негодные МКС полупроводниковой памяти, к числу которых относятся МКС, ячейки памяти которых успевают переключиться за время t.. Величину

t.. определяют по математической формуле, приведенной в описании изобретения. Способ предусматривает также запись проверочных кодов в ячейках памяти, их считывание и сравнение полученных кодов с эталонными.

1247799

Изобретение относится к контрольноизмерительной технике и может быть использовано для контроля микросхем полупроводниковой памяти или других микросхем, содержащих триггерные ячейки.

Цель изобретения — расширение функциональных возможностей способа путем обеспечения возможности прогнозирования работоспособности микросхем в диапазоне температур и отбраковки потенциально негодных микросхем и повышение достоверности за счет исключения пропуска микросхем, потенциально негодных в диапазоне температур. ": : "

Сущность . способа заключается в следующем.

Основной причиной отказа полупроводниковых запоминающих устройств (ЗУ) является отказ отдельных ячеек памяти, выполненных, например, на триггерах, связанный с недостаточным уровнем коэффициентов усиления транзисторов, составляющих элемент памяти, либо с большим уровнем токов утечки.

Как правило, отказавшие в диапазоне рабочих температур ячейки памяти имеют отклонение параметров и при комнатной температуре, Отклонение параметров отдельных ячеек памяти связано с локальной дефектностью, а следовательно, не может быть выявлено при технологическом контроле в процессе производства.

Для нахождения дефектных ячеек памяти необходимо оценить параметры каждой ячейки, входящей в состав накопителя ЗУ.

Общим параметром, зависящим и от величины коэффициента усиления и от уровня токов утечки, является время рассасывания избыточного заряда открытого плеча триггерной ячейки памяти, которое уменьшается с увеличением токов утечки и ухудшением параметров транзисторов, в частности, при уменьшении их коэффициента усиления.

Сравнивая время рассасывания избыточного заряда в ячейке памяти с эталонным, можно выявить дефектные ячейки, так как для них вследствие малых коэффициентов усиления и больших токов утечки время рассасывания меньше допустимого (эталонного).

При отключении питающего напряжения полупроводникового ЗУ происходит выключение генератора тока, задающего ток через ячейки памяти, начинается рассасывание избыточного заряда, накопленного во включенном элементе ячейки памяти (триггерная ячейка состоит из двух элементов — вентилей), а так как время снятия питания устанавливают равным времени рассасывания избыточного заряда для ячеек памяти, имеющих расчетный уровень параметров, обеспечивающих работоспособность ЗУ в диапазоне температур, то в дефектных ячейках памяти происходит полное рассасывание накоп15

55 ленного заряда и, следовательно, при последующем считывании информация не соответствует ранее записанной.

Время снятия питания, равное времени рассасывания избыточного заряда, можно рассчитать по формуле

tc. = — — — — — — - )(ttlPtvP;, f + 6

2л уЯ1 — ама;) где t . — время снятия литания;

f, f; — предельные частоты прямого и инверсного коэффициентов передачи; ам, а; — прямой и инверсный коэффициенты передачи тока в схеме с общей базой; ру, р; — прямой и инверсный коэффициенты передачи тока в схеме с общим эмиттером.

Например, исходя из требуемых параметров ячеек памяти, было рассчитано время снятия питания, которое для микросхем оперативного запоминающего устройства (ОЗУ) серии 185РУ4 составило 150 мкс.

В микросхемах ОЗУ серии 185 РУ4, которые проверили на функционирование на установке «1 КОМАТ вЂ” 110», подвергали контролю параметры ячеек памяти по дополнительной тестовой последовательности.

Сначала производят запись «1» последовательно во все ячейки памяти, затем переводят микросхемы в режим хранения. После этого снимают питающее напряжение микросхемы до «0» в течение 150 мкс (время равное времени рассасывания избыточного заряда). После истечения 150 мкс подают питающее напряжение (для данного примера оно равно 5 В), а затем переводят микросхемы в режим считывания; при этом производят считывание «1» последовательно во всех ячейках памяти. В случае наличия при считывании «0» вместо «1» микросхему бракуют, поскольку за время t.. одна из ячеек памяти этой микросхемы успела переключиться, а значит время рассасывания транзистора в открытом элементе этой ячейки памяти меньше допустимого, что свидетельствует о заниженном значении его коэффициента усиления и увеличенном значении тока утечки. Такая микросхема является потенциально ненадежной при работе в диапазоне температур.

Аналогичным образом производят проверку и отбраковку при записи и считывании «0».

Для подтверждения указанного способа были установлены адреса отказавших ячеек на забракованных микросхемах и замерены параметры транзисторов, составляющих ячейку памяти.

Прямые коэффициенты усиления оказались заниженными в 2 — 3 раза в дефектных ячейках памяти, а часть ячеек имели значительную величину тока утечки.

1247799 где

fw,f;

Формула изобретения ам, а;

Составитель В. Дворкин

Редактор Н. Швыдкая Техред И. Верес Корректор М. Демчик

Заказ 4120/45 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Указанным способом контроля были отбракованы микросхемы, потенциально негодные для работы в диапазоне температур, причем отбраковка осуществлена при комнатной температуре.

Таким образом, кратковременное отключение напряжения питания на время / .. позволяет выявить потенциально негодные микросхемы полупроводниковой памяти, к числу которых относятся микросхемы, ячейки памяти которых успевают переключиться за 10 время t... что расширяет функциональные возможности способа и повышает достоверность контроля за счет исключения незабракования потенциально негодных микросхем.

Способ контроля интегральных микросхем памяти, включающий запись проверочных кодов в ячейки памяти, считывание кодов из ячеек памяти и сравнение полученных кодов с эталонными, отличаюи4ийся тем, что, с целью расширения функциональных возможностей способа путем обеспечения возможности прогнозирования работоспособности микросхем в диапазоне температур и повышения достоверности контроля за счет исключения пропуска микросхем, потенциально негодных в диапазоне температур, после записи проверочных кодов в ячейки памяти снижают напряжение питания микросхемы памяти до нуля, а затем через время

t«. повышают напряжение питания до его номинального значения, причем величину

/... определяют по формуле — — — — — )(lnPvP;., /+ /

2лЯ(1-ама; — время снятия питания; — предельные частоты прямого и инверсного коэффициентов передачи транзистора; — прямой и инверсный коэффициенты передачи в схеме с общей базой; — прямой и инверсный коэффициенты передачи тока в схеме с общим эмиттером.