Устройство для контроля контактирования выводов интегральной схемы

 

Изобретение относится к электронной промышленности и может быть использовано в устройствах контроля электрических параметров интегральных схем (ИС) для предварительной проверки наличия контактирования выводов ИС с контактами контактной W П.2 П.Н (Л N3 ND о: со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (Ш (51) 4 G 01 R 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ," 3 1

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3801826/24-21 (22) 17. 10. 84 (46) 23.04.86. Вюл. 1Ф 15 (72) А.M. Муртазин и В.Ф. Русских (53) 621.317 (088.8) (56) Авторское свидетельство GÑÑÐ

N- 473132, кл. G 01 R 31/26, 1975.

Авторское свидетельство СССР ((- .890280, кл. G 01 R 31/26, 1980. (54) УСТРОЙСТВО ДЗИ КОНТРОЛЯ КОНТАКТИРОВАНИЯ ВЫВОДОВ ИНТЕГРАЛЬНОЙ СХЕМЫ (57) Изобретение относится к электронной промышленности и может быть использовано в устройствах контроля электрических параметров интегральных схем (ИС) для предварительной проверки наличия контактирования выводов ИС с контактами контактной

1226314 головки,.имеющей пару контактов на каждый вывод схемы. Цель изобретения — повышение достоверности и информативности контроля.Это достигается путем обеспечения самоконтроля, исключения возбуждения одновременно всех импульсных трансформаторов, индикации поряцкового номера контакта.

Устройство содержит контактную головку 1, контакты 2, испытуемую ИС 3, импульсные трансформаторы 4.1-4. М (по одному на каждый вывод ИС 3), общую шину 5, резисторы 6.1-6.й, лоИзобретение относится к электронной промышленности и может быть использовано в установках контроля электрических параметров интегральных схем для предварительной провер-. ки наличия контактирования вынодов контролируемой интегральной схемы с контактами контактной головки, имеющей пару контактов на каждый вывод схемы. 10

Цель изобретения — повышение достоверности и информативности контроля за счет обеспечения самоконтроля, исключения возбуждения одновременно всех импульсных трансфор- 15 маторов, индикации порядкового номера контакта.

На чертеже изображена блок-схема устройства.

Устройство содержит контактную головку 1 с парой контактов 2 на каждый вывод испытуемой интегральной схемы 3, импульсные трансформаторы

4.1-4. по одному на каждый вывод схемы 3, общую шину 5, резисторы

6.1-6.п, логический блок 7, формирователь 8 импульсов, коммутатор 9, распределитель 10 импульсов, задатчик 11 количества выводов испытуемой интегральной схемы, блок 12 сравнения, элементы t3.1 и 13.2 индикации, группу элементов 14.1-14.И индикации по числу выходов распределителя 10 импульсов. Формирователь 8 импульсов содержит элемент ИЛИ 15, триггер 16 и генератор 17 импульсов .

Логический блок 7 содержит элементы гический блок 7, формирователь импульсов 8, коммутатор 9, распределитель импульсов 10, датчик 11 количества нынодон испытуемой ИС,блок сравнения 12, элементы индикации (ЭИ) 13.1, 13.2, группу ЭИ 14.1-14.М.

Формирователь импульсов 8 содержит логический элемент (ЛЭ) ИЛИ 15, триггер 16 и генератор 17 импульсов.

Логический блок 7 содержит ЛЭ ИЛИ

18 и 19, ЛЭ НЕ 20 и 21, ЛЭ И 22, 23 и 24, триггеры 25 и 26, элемент задержки 27. 2 з.п. ф-лы, 1 ил.

ИЛИ 18 и 19, элементы НЕ 20 и 21, элементы И 22-24, триггеры 25 и 26, элемент 27 задержки.

Одним выводом первичной обмотки импульсные трансформаторы 4.1-4.И подключены к общей шине 5, вторым— к выводу (точки 28.1-28.0) соответствующего резистора 6. 1-6. и и к первой группе информационных входов логического блока 7, другой вывод каждого резистора (точки 29.1-29.N) подключены к второй группе информационных входов логического блока 7.

Вторичная обмотка каждого импульсного трансформатора 4 подключена к соответствующей паре контактон 2 контактной головки 1.

Вход формирователя 8 импульсов соединен с входом обнуления устройства, а выход — с третьим входом логического блока 7 и первым входом коммутатора 9, выходы коммутатора соединены с резисторами 6.1-6.8 второй выхоц формирователя 8 соединен с первым, а третий с вторым входами распределителя 10 импульсов,выходы которого соединены с входами коммугатора 9 и первой группой нходон блока 12 сравнения, вторая группа входов которого соединена с выходами задатчика 11.

Кроме того, третий выход формирователя 8 соединен с четвертым входом логического блока 7, выход которого соединен с третьим входом распределителя 10 импульсов. Выходы распределителя 10 и выходы логического

\ 226 блока 7 соединены соответс fBpIIEIo c элементами индикации 14.1-14.М„

13.1 и 13.2 .

Первый, второй и третий входы формирователя 8 подключены соответственно к первому входу триггера 16, входам элемента ИЛИ 15, выход которого подключен к первому выходу формирователя и к второму входу триггера 16, выход которого через генера- 1О тор 17 импульсов подключен к второму и непосредственно к третьему выходам блока.

Первая и вторая группы входов бло- 15 ка 7 соединены соответственно с входами элементов ИЛИ 18 и 19,.выход элемента ИЛИ 18 подключен непосредственно к первому входу элемента И

22 и через элемент НЕ 20 к первым входам элементов И 23 и 24. Выход элемента ИЛИ 19 подключен непосредственно к вторым входам элементов И

22 и 23 и через элемент НЕ 21 к второму входу элемента И 24, второй вход блока непосредственно, третий

-через элемент ?7 задержки подключены соответственно к первым входам триггеров 25 и 26 и третьим входам элементов И 22 и 24, выходы которых под- 30 ключены соответственно к второму входу триггера 25, первому выходу блока, второму входу триггера 26, выходы триггеров 25 и 26 подключены .соответственно к второму и третьему

35 выходам блока.

Логический блок 7, распределитель

10 импульсов, блок 12 сравнения и формирователь 8 импульсов выполнены на микросхемах 533 серии, коммутатор 40

9 импульсов — на микросхемах 564 КТЗ, трансформаторы 4 типа ТИМ1 32В ОЮО. 472.

045 ТУ, в качестве элементов индикации использованы светодиоды типа

АЛ307БИ, а задатчик количества контактов выполнен на переключателях типа П2К ЕЩ0.360.032 с соответствующим преобразователем кодов на микросхемах 533 серии.

Устройство работает следующим образом.

При включении питания устройства или при нажатии кнопки "Сброс" при включенном питании на первый вход элемента ИЛИ 15 подается сигнал об- 55 нуления триггеров 16, 25 и 26 и установки в исходное состояние распределителя 10 импульсов, на первом вы314 4 ходе распределителя 10 появляется сигнал, и элемент 14.1 индикации загорается, одновременно разрешается коммутатор 9 по первому входу. После установки испытуемой схемы в контактную головку 1, на первый вход формирователя 8 импульсов подается сигна Пуск". По этому сигналу триггер 16 устанавливается в состояние "1" . Потенциалом с соответствующего выхода триггера 16 разрешается работа генератора 17 импульсов.

Первый импульс генератора с первого ,выхода коммутатора 9 поступает на

1-й вход элемента ИЛИ 19, а через резистор 6.1 на первичную обмотку трансформатора 4.1. Одновременно импульс с генератора 17 поступает на элемент 27, где задерживается на длительность переходного процесса в цепи прохождения импульса с выхода коммутатора 9. Если во вторичной обмотке есть контактирование между первым выводом интегральной схемы 3 и контактами 2 головки 1, амплитуда импульса в точке 28.1 ранна уровню логического нуля элемента ИЛИ 18, а в точке 29.1 уровню логической единицы для элемента ИЛИ 19. Тогда с выхода элемента ИЛИ 18 через элемент НЕ 20 будет разрешен по первому входу элемент И 23, на второй вход которого через элемент ИЛИ 19 поступает импульс с точки 29.1, разрешающий прохождение стробирующего импульса Г с выхода элемента 27 задержки. Таким образом, на выходе элемента И 23, реализующего логичес- кое произведение а Ь ьс,появится импульс, поступающий на первый вход распределителя 10 импульсов . По заднему фронту этого импульса состояние распределителя 10 изменится на следующее и сигнал появится на следующем, втором, его выходе, элемент

14.1 индикации погаснет, а 14.2 загорится, а коммутатор будет разрешен по следующему, второму, входу и второй импульс с генератора 17 поступит на опрос состояния следующей, второй, пары контактов 2.

Если есть контактирование и этой пары контактов с выводом схемы 3, то аналогично указанному распределитель 10 переключится в третье состояние.

Если контактирование есть по всем выводам схемы 3, количество которых

1226314 определено задатчиком 11, то по сигналу с выхода блока 12 сравнения кодов состояния распределителя 10 и задатчика 11 через второй вход элемента ИЛИ 15 триггер 16 обнуляется, запрещая работу генератора 17, а распределитель 10 импульсов установится в исходное состояние.

Если нет контактирования любого из выводов интегральной схемы 3, например 1 -ro вывода, то в точке

28. появится импульс с амплитудой, соответствующей уровню логической единицы для элемента ИЛИ 18. Тогда элемент И 22 окажется разрешенным па двум входам и стробирующий импульс с через этот элемент, реализующий логическое произведение ct;A

>b;ac, установит тригтгер 25 в единичное состояние, загорится элемент

13.1 индикации, индицирующий неконтактирование 1 -го вывода схемы 3 с контактной парой 2. i головки 1, а порядковый номер этой кон; актнай пары будет индицироваться .элементом

14. 1 индикации, так как элемент

И 23 по первому- входу через элемент

НЕ 20 запрещен, то стробирующий импульс не проходит на вход распределителя 10 импульсов и последний своего состояния не меняет.

После определения неконтактиравания нажатием кнопки "Сброс" через третий вход формирователя 8 импуль< ов подается сигнал обнуления триггеров 16, 25 и 26 и установки в ис " ходнае состояние распределителя IO импульсов. Оператор поправляет испытуемую схему 3 нажатием кнопки

"Пуск" подает сигнал запуска на первый вход формирователя 8 импульсов, начинается контроль контактирования выводов схемы 3 аналогично указанному.

Если же по тем или другим причинам импульс на любом из выходов коммутатора 9 не появится, то через элементы ИЛИ 18 и 19 на входы элементов HE 20 и 21 поступит уровень логического нуля и импульс с выхода элемента 27 задержки пройдет через элемент И 24, реализующий логическое произведение а и Ь с1 устанавливая триггер 26 в единичное состояние.

Загорится элемент 13.2 индикации, индицирующий возникновение неисправности в устройстве.

Фо рмула изобретения

1. Уст ройство для контроля контактирования выводов интегральной схемы, ссдержащее контактную головку с парой контактов на каждый вывод испытуемой интегральной схемы, импульсные трансформаторы, по одному на каждый вывод испытуемой интегральной схемы, первым выводом первичных обмоток соединенные с общей шиной, вторым выводом — с первым выводом соответствующего резистора и соответствующим входом первой группы входов логического блока, вторичная обмотка каждого импульсного трансформатора соединена с соответствую-. щей парой контактов контактной. головки, формирователь импульсов, первый вход которого соединен с первым входом устройства, а первый выход — с вторым входом логического блока, а т л и ч а ю щ е е с я тем, что, с целью повышения достоверности и информативности контроля, в него введены распределитель импульсов, коммутатор, задатчик количества выводов испытуемой интегральной схемы, блок сравнения и элементы индикации, причем вторые выводы ререзисторов соединены с соответствующими выходами коммутатора и с соответствующими входами второй группы входов логического блока, третий вход которого соединен с первым входом коммутатора и вторым выходом формирователя импульсов, информационные входы коммутатора соединены с первой группок входов блока сравнения и с соответствующими выходами распределителя импульсов, первый и второй входы которого соединены соответственно с первым и третьим вь.",ходами формирователя импульсов, а третий вход соединен с первым выходом логического блока, выходы задатчика количества выводов испытуемой интегральной схемы соединены с второй группой входов блока сравнения, выход которого соединен с выходом устройства и вторым входам формкравагеля импульсов, третий вход которого соединен с вторым входом устройства„ первый к второй элементы индикации подключены к второму и третьему выходам логического блока, группа элементов индикации соединена с соответствующими выходами распределителя импульсов.

Составитель Н. Помякшева

Редактор P. Цицика Техред Л.Олейник Корректор М. Демчик

Тираж 728 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 2124/41

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4

7 12263

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что логический блок содержит два элемента НЕ, два элемента ИЛИ, три элемента И, два триггера, элемент задержки, причем входы первого и второго элементов

ИЛИ соединены соответственно с первой и второй группами входов блока, выход первого элемента ИЛИ соединен с первыми входами второго и третье- 10 го элементов И и через первый элемент НŠ— с первым входом первого элемента И, выход второго элемента

ИЛИ соединен с вторым входом второго элемента И и через второй эле- 15 мент НŠ— с вторыми входами первого и третьего элементов И, выводы первого, второго и третьего элементов И соединены соответственно с первыми входами первого и второго триггеров 20 и первым выходом блока, вторые входы первого и второго триггеров ! соединены с вторым входом блока, третий вход которого через элемент задержки соединен с третьими входами элементов И, выходы первого и второго триггеров соединены соответственно с вторым и третьим выходами блока.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что формирователь импульсов содержит элемент

ИЛИ, триггер и генератор импульсов, причем, первый вход триггера соединен с первым входом блока, второй вход триггера соединен с первым выходом блока и выходом элемента ИЛИ, входы которого соединены соответственно с вторым и третьим входами блока, выход триггера соединен че" рез генератор импульсов с вторым выходом блока и непосредственно с третьим выходом блока.