Запоминающее устройство с обнаружением и коррекцией ошибок

 

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Целью изобретения является повьшение достоверности контроля и упрощение устройства . Устройство содержит регистр адреса , счетчик, блок управления, информационные регистры сдвига, первый контрольный регистр сдвига, первый формирователь сигналов четности, блок сравнения, два дешифратора, блок коррекции , накопитель, состоящий из информационной и основной контрольной частей, в который введена дополнительная контрольная часть, а также вновь введенные селектор, второй контрольный регистр сдвига, второй формирователь сигналов четности и мультиплексор . Второй формирователь сигналов четности формирует контрольные сигналы,которые записываются в разрядах информационных слов по диагонали , что позволяет обнаруживать тройные ошибки в накопителе и тем самым повысить достоверность контроля . При этом число контрольных разря- flOB в слове не зависит от разрядности слова и всегда равно двум, за счет чего упрощается контрольная часть нако1штеля и уменьшается число контрольЩ)х регистров сдвига, что позволяет упростить устройство. 2 ил. 1 табл. с S (Л о со

СОЮЗ CGBETCHMX

OU

РЕСПУБЛИК

09) (11) (51)4 С 11 С 2 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3875320/24-24 (22) 26.03.85 (46) 15.09.86.Бюл. 9 34 (72) В.И.Шишкин, Ю.А.Качалов, Е.А.Ро. мадин и Н.Е.Юдин (53) 681.327(088.8) (56) Computer Design, 1.981, 20, 1) 7, р.143-1"48.

Проблемы передачи информации, Т.ХХ, вып.1, 1984,. с.19-21. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ И КОРРЕКЦИЕЙ ОШИБОК (57) Изобретение относится к вычислительной технике, в частности к запоминающим устройствам. Целью изобретения является повышение достоверности контроля и упрощение устройства. Устройство содержит регистр адре. са, счетчик, блок управления, информационные регистры сдвига, первый контрольный регистр сдвига, первый формирователь сигналов четности, блок сравнения, два дешифратора, блок коррекции, накопитель, состоящий из информационной и основной контрольной частей, в который введена дополнительная контрольная часть, а также вновь введенные селектор, второй контрольный регистр сдвига, второй формирователь сигналов четности и мультиплексор. Второй формирователь сигналов четности формирует контрольные сигналы, которые записываются в разрядах информационных слов по диагонали, что позволяет обнаруживать тройные ошибки в накопителе и тем самым повысить достоверность контроля. При этом число контрольных разря.дов в слове не зависит от разрядности слова и всегда равно двум, за счет чего упрощается контрольная часть накопителя и уменьшается число контрольных регистров сдвига, что позволяет упростить устройство. 2 нл.

1 табл.

Изобретение относ::.-тся к вычислительной технике, в частности к запоминающим устройствам.

Целью изобретения является повышение достоверности контроля и упрощение устройства.

На фиг.l представлена функциональная схема предлагаемого устройства; на фиг.2 — функциональная схема варианта выполнения .блока управления.

Устройство содержит (фиг.l) селектор 1, тактовый вход 2 устройст-. ва. Устройство содержит также регистр 3 адреса, счетчик 4, блок 5 управления, блок 6, содержащий инфор- мационные регистры 7 сдвига, первый

8 и второй 9 контрольные регистры сдвига, накопитель 10, состоящий из информационной 11, основной !2 и дополнительной 13 контрольных частей, первый 14 и второй 15 формирователи сигналов четности, блок 16 сравнения, первый 17 и второй 28 дешифраторы, мультиплексор 19 и блок 20 коррекции. На фиг.! обозначены управляющие 21 и 22 и адресный 23 входы усто ройства, первый адресный вход 24 накопителя 10, информационные 25 и контрольный 26 входы устройства, выходы 27 и 28 селектора 1, установочные входы 29 и выходы 30-32 регист-; ров 7-9, вход 33 и второй установоч1 ный вход 34 регистра 9,, вход 35 счетчика 4, первый управляющий вход с

36, второй адресный вход 37, информационные 38, контрольные 39 и 40, второй управляющий вход 41, информационные 42 и контрольные 43 и 44 выходы накопителя 10, входы 45 и 46 блока 16 сравнения, управляющий вход

47 мультиплексора 19, выходь1 48 и

49 дешифратора 17, выходы 50-52 блока 16 сравнения, входы 53-57 и выходы 58 мультиплексора 19, информационные 59 и контрольные 60 выходы устройства.

Блок 5 управления содержит (фиг.2) триггеры 61-64, счетчики 65 и 66, элементы И 67-74, элемент ИЛИ-НЕ 75, элемент ИЛИ 76, элементы 77-79 задержки и триггер 80.

В устройстве число контрольных разрядов на слово не зависит от pasрядности слова, а всегда равно двум.

Кроме того, в устройстве минимжьное число слов в информационном блоке, обрабатываемых за один прием, 5 !

О

l5

35 равно числу информационных разрядов слова .

Устройство работает следующим образом.

По сигналам, поступающим по входу 22 в регистр 3 со входа 23 заносится номе1 адреса блока информации и инициируется блок

5. Код адреса с регистра 3 по входу 24 поступает в накопитель EO.

Входная информация с контрольными разрядами со входов 25 и 26 через селектор 1, сигналом со входа 21 устанавливается на входах 27 и 28 регистров 7 и 8. По сигналам, поступающим иэ блока 5 по входам 29, записываемая информация по слову заносится на промежуточное хранение в регистры 7 и 8. Причем по каждому сигналу со входа 29 (PT) заносится новое слово в регистры 7 и 8 и сдвигается на +1 предыдущего слова. Синхронно с продвижением информации по регистрам 7 и 8 формирователь 14 из информации, поступающей по входу 30, формирует контрольные сигналы (К) для каждого слова. Одновременно осуществляется непрерывный контроль за правильностью продвижения информации в регистрах 7 и 8 путем сравнения контрольных сигналов, находящихся в регистре 8, с контрольными сигналами, полученными в формирователе 14. Сравнение производится в блоке 16 и результат выдается на выход 50.

По окончанию заполнения регистров

7 и 8 формирователь 15, из занесенной в регистры 7 и 8 и формирователь

15 по входам 30 и 31 информации, вырабатывает диагональные контрольные сигналы (Д). Запись сигналов Д в регистр 9 происходит по входам 33 по сигналу на входе 34 в момент, когда контрольные сигналы Д сформировались на выходах 33. Затем блок 5 вырабатывает сигналы, поступающие по входу

35 на счетчик 4 и входу 36 в накопитель 10. По этому сигналу счетчик 4 перебирает адреса накопителя 10. Синхронно с этим сигналы по входам 29 с задержкой, равной времени записи в накопитель 10 сдвигают информацию из регистров 7-9 в накопитель 10 по входам 38-40. При этом из блока 5 выдаются импульсы записи по входу 41 в накопитель 10. Таким образом, весь блок информации с контрольными сигналами К и Д запишется в накопитель !О.

125/709

Рс яим чтения. (lо сипгалам, поступающим по входу

22 tt регистр 3, заносится адрес блока информации по входу 23, который передается по входу 24 в накопитель

10 и запускается блок 5. Блок 5 выдает сигналы по входу 36 накопителя

10. По сигналам, поступающим по входам 21 и 22, блок 5 вырабатывает сиг. нал на выходе 35, который запускает счетчик 4. Информация с контрольными разрядами (Д) и (K) считывается из накопителя 10 и по сигналам. на входах 29 через селектор 1 заносится в регистры 7-9 по выходам 42, 43, 27, 15

28 и 44.

Затем формируются контрольные сигналы (К) и (Д) формирователями 14 и

15. При этом сформированные формирователем 15 контрольные сигналы Д не фиксируются в регистре 9 (как при записи), а передаются одновременно с сигналами из формирователя 14 по входам 33 и 45 соответственно в блок 16. ,По сигналу, поступающему из блока 5 по выходу 46, происходит фиксация результатов сравнения содержимого регистров 8 и 9, формирователей 14 и

15 в блоке 16. При сравнении контрольных сигналов (К) образуются приз-ЗО наки С, а при сравнении контрольных разрядов (Д) — признаки М, приведенные в таблице. Как видно иэ таблицы при значениях признаков М и С, приведенных в п.п. строках восемь — 35 десять, возможна корректировка тройной ошибки. Тип ошибки в таблице является результатом анализа возможных вариантов ошибок, возникающих при работе устройства. В анализе при-40 нималось во внимание наличие тройных ошибок, так как большее число ошибок является маловероятным.

Счетчик 66 блока 5 выдает серии. импульсов на выход 48, которые уп- 45 равляют работой мультиплексора 19.

Задачу распознавания вида ошибки по признакам выполняет дешифратор 17.

Если ошибка корректируется, то из дешифратора 17 по выходу 49 выдает- 50 ся сигнал, который разрешает работу мультиплексора 19 для коррекции ошибки. Если же ошибка есть, но не корректируется, то выдается соответствующий сигнал по выходу 48, а по вы- 55 ходу 49 — сигнал запрета работы мультиплексора 19, исключающий случай ложной коррекции. Дешифратор 18

Определяет разряды накопителя 10, в котОрых лроизОшли сбои.

Коррекция и"каженной информации происходит следующим образом. Исходное состояние — на выходе регистров 7-9 первое слово, которое подается по выходам 38 и 39 на блок 20.

Если совпадения контрольных сигналов в блоке 16 не произошло, т.е. получилось несовпадение содержимого контрольных разрядов, непосредственно считанных иэ накопителя 10 и сформированных иэ информационных слов, то на выходах 51 и 5" признаки с11 и С отличны от логического "0" (при отсутствии ошибки они равны логическому 0 !). Эти признаки дешифрируются в дешифраторе 18 и в результате на одном из его выходов

53 н 57 появится сигнал логическая !! !!

l указывающий на местонахождение сбойного разряда в накопителе 10.

Дешифратор 17 распознает вид ошибки (в соответствии с таблицей), и если она корректируема выдает сигнал разрешения по выходу 49 на мультиплексор 19. Счетчик 66 (фиг.2) блока 5 находится в обнуленном состоянии (так, например, для пяти .слов ! счетчик находится в состоянии 0:0:О) .

Параллельный код счетчика 66 по выходу 48 подводится к мультиплексору 19, который подключает результат дешифрования признаков для первого слова на вход блока 20. При возникновении ошибки в первом слове на одном иэ выходов 58 появится логический "0" и на соответствующем разряде выходов ,59 или 60 появится информация, инверсная поступающей по входам 38 или

39, т.е. происходит исправление ошибки, возникшей при чтении информациу. Затем начетчик 66 изменит свое состояние на (О:0:1) и одновременно с этим сигнал на входе 29 продвинет информацию в регистрах 7-9. В результате на выходах 38 и 39 окажется второе слово. Мультиплексор 19 подключит результат дешифрования признаков для второго слова ца входы блока 20, таким образом процесс коррекции повторяется для всех слов. Если ошибки отсутствуют, то на выходе дешифратора 18 — нули и, соответственно, на выхсде мультиплексора 19 единицы, которые разрешают прохождению информации через блок .. .0 беэ изменения.

I 2.) 7709

Тин ошибки

Возможность коррекцни

I 0 IМ

Несравнение разряда (Д) Ошибка в раз- Корректируется разряде (Д) или ряд (Д) тройная ошибка

Ошибка в ин- Корректируется ю1ф. формацииили разряд или (К) раэ(К) разрядах, ряд или тройная ошибка

Несравнение разрядов (Д) и (К) !

2 IС

Двойная ошиб- Не корректируется ка

2М

Несравнение двух разрядов (Д) 3 0

2М

Двойная ошиб- Не корректируется ка

4 2С

Несравнение двух разрядов (Д) к

2-х разрядов (К) Тройная ошиб- Не корректируется ка

Несравнение трех разрядов (Д) ЗМ

5 0

Тройная ошиб- Не корректируется ка

6 2С

ЗМ

Тройная ошиб- Не корректируется ка

IМ

7 2С

Тройная ошиб- Корректируется три ка в информа- информационных разционных раз- ряда или (К) разрядах или в ряды (К) разрядах

8 ЗС

Тройная сшиб- .Корректируется три ка в информа- информационных разционных раэ- ряда или два инфоррядах или две мационных разряда ошибки в ин- и один (К) разряд формационных разрядах и одна в (К) разряде

Несравнение трех разрядов (К) и одного разряда (Д) 9 ЗС

10 IС.ЗМ

Несравнение I-го разряда (К) и

2-х разрядов (Д) l1 1С

Двойная ошиб- Не корректируется ка

2М,Ф Признаки и/и С М

1.

Расшифровка признаков

Несравнение двух разрядов (К) и трех разрядов (Д) Несравнение двух разрядов (К) и одного разряда(Д) Несравнение трех разрядов (К) и трех разрядов (Д) Несравнение трех разрядов (Д) и одного разряда(К) Тройная ошибка в информационных разрядах или две ошибки в инфор мационных разрядах и одна в (K) разряде

Корректируется три. информационных разряда или два информационных разряда и один (К) разряд

709

7 1257 изобретения

Формул а

Запоминающее устройство с обнаружением и коррекцией ошибок, со.держащее регистр адреса, счетчик, информационные регистры сдвига, первый контрольный регистр сдвига, первый формирователь сигналов четности, блок сравнения, дешифраторы, блок управления, блок коррекции и накопи- tp тель, состоящий из информационной и основной контрольной частей, причем первый вход блока управления является первым управляющим входом устройства, вторым управляющим входом ко- !5 торого являются второй вход блока управления и управляющий вход регистра адреса, вход которого и третий вход блока управления являются соответственно адресным и тактовым входами 20 устройства, выходы регистра адреса и счетчика подключены к адресным входам накопителя, одни из выходов информационных регистров сдвига соединены с информационными входами на- 25 копителя и входами первой группы бло. ка коррекции, вход которого и контрольный вход основного накопителя подключены к одному из выходов первого контрольного регистра сдвига, пер- 30 вый выход блока управления соединены с установочными входами информацион1 ных и первого контрольного регистров сдвига, другие выходы которых подключены соответственно ко входам первого формирователя сигналов четности и ко входам первой группы блока сравнения, входы второй группы которого соединены с выходами первого формирователя сигналов четности, 40 а одни из выходов — со входами первого и второго дешифраторов, вход и выходы счетчика подключены соответственно ко второму выходу и к чет. . вертому входу блока управления, тре- 45 тий и четвертый выходы которого сое-.

I динены с управляющими входами накопителя, информационными и контрольным выходами устройства являются выходы блока коррекции, первый выход первого дешифратора является первым индикаторным выходом устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля и упрощения устройства, в него введены второй формирователь сигналов четности, второй контрольный регистр сдвига, дополнительная контрольная часть накопителя, селектор и мультиплексор, входы и выходы которого подключены соответственно к выходам второго дешифратора и ко входам второй группы блока коррекции, а управляющие входы — соответственно ко второму выходу первого дешифратора и к пятому выходу блока управления, первый и шестой выходы которого соединены с установочными входами второго контрольного регистра сдвига, одни из выходов и входов которого подключены соответственно ко входу и к, выходу дополнительной контрольной части накопителя, другие выходы и входы второго контрольного регистра сдвига подключены соответственно ко входам третьей группы блока сравнения, к выходам второго формирователя сигналов четности и входам четвертой группы блока сравнения, входы второго формирователя сигналов четности подключены к цругим выходам информационных и первого контрольного регистров сдвига, входы которых соединены с выходами селектора, одни из входов которого соединены с информационными и контрольным выходами накопителя, другие входы селектора являются информационными и контрольным входами устройства, а управляющий вход подключен к первому входу блока управления, седьмой выход которого соединен с управляющим входом блока сравнения, другой выход которого является вторым индикаторньм выходом устрой-, ства.

l SZZOe

Составитель Т.Зайцева

Техред И.Попович Корректор И.Муска

Редактор Ю.Середа

Заказ 5031/Si Тираж 5ч3

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий !

l3035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4