Устройство для контроля полупроводниковой памяти

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового контроля отдельных БИС ОЗУ и блоков памяти на их основе. Целью изобретения является повышение быстродействия устройства . Устройство содержит сумматоры по модулю два и сдвиговый регистр, выходы которого подключены к одним входам соответствуюврос сумматоров по модулю два, выходы которых соединены с входами сдвигового регистра, а другие входы являются информационными входами устройства. В устройстве обеспечивается независимость разрядности сдвигового регистра от числа контролируемых входов. 1 ил. i (Л ю ел со 00 й|

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 С 11 С 29 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

-?, (21) 3831720/24-24 (22) 25. 12.84 (46) 23.09.86. Бюл. У 35 (71) Московский ордена Трудового

Красного Знамени инженерно-физический институт (72) М.А.Иванов (53) 681.327.6 (088.8) (56) Авторское свидетельство СССР

Ф 1032481, кл. С 11 С 29/00, 1983.

Авторское свидетельство СССР

Ф 858210, кл. H 03 К 21/34, 1981. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и может использовать„„SU„„1259340 А 1 ся в системах тестового контроля отдельных БИС ОЗУ и блоков памяти на их основе. Целью изобретения является повышение быстродействия устройства. Устройство содержит сумматоры по модулю два и сдвиговый регистр, выходы которого подключены к одним входам соответствующих сумматоров по модулю два, выходы которых соединены с входами сдвигового регистра, а другие входы являются информационными входами устройства. В устройстве обеспечивается независимость разрядности сдвигового регистра от числа контролируемых входов. l нл °

1259340

Изобретение относится к вычислительной технике и может использоваться в системах тестового контроля блоков памяти.

Целью изобретения является повы- 5 шение быстродействия устройства.

На чертеже приведена схема устройства для контроля полупроводниковой памяти. 1О

Устройство содержит первую 1, и вторую 1 группы (N входов в каждой) информационных входов, синхровход 2, сумматоры 3 по модулю два и сдвиговый регистр 4. Рассматривается случай, когда образующий многочлен име ет вид Ф(Х) X + Х + Х + Х + 1, т.е. N=16 а номера разрядов (М ) сдвигового регистра 4, соответству- 2О ющие ненулевым коэффициентам образующего многочлена, - 7, 9, 12 и 16,К = 2, общее число информационных входов устройства в этом случае равно 2N =32. N входов первой группы ин- 2 формационных входов устройства соединены с первыми входами соответствующих Я сумматоров по модулю два, дополнительно выходы (И К+1)-х разрядов

t регистра соединены с вторыми входа- ЗО ми i-х сумматоров по модулю два, где

1, К, V - разряды регистра, соответствующйе ненулевым коэффициентам образующего многочлена, (N<

- n + j)-е входы w-й группы ино формационных входов устройства, где

h Х, К, j 2,< соединены с соответствующими группами входов (j-1)-х сумматоров по модулю два, выходы m-x разрядов регистра, где ш = 1, (N K),,1О соединены с соответствующими входами (m+K)-õ сумматоров по модулю два, r-e входы и -й группы информационных входов устройства, где r = i, (N-и+1), соединены с соответствующими входами (r+n-1)-х сумматоров по модулю два.

Перед началом работы сдвиговый регистр 4 устанавливается в состояние 00...0. Цепи установки не показаны. Пусть на первую группу 1 ин1 формационных входов поступает двоичный набор В1, В2, ВЗ...,В16, на вторую 1 группу информационных вхо- дов устройства — двоичный набор А1, А2, АЗ...А16, где В и А. могут принимать значения 0 или 1, i = 1 N.

Дополнительные связи подбираются таким образом, чтобы за один такт в регистре 4 устройства сформировался код, который получился бы в регистре известного устройства за два такта, если бы на его информационные входы пришли двоичные наборы А1, А2, АЭ...А16 (в первом такте) и В1, В2, ВЗ...В16 (во втором такте). Устройство обеспечивает контроль KN выходов проверяемого блока памяти,, К = — 1,2,3,..., что позволяет обеспечить независимость разрядности сдвигового регистра 4 устройства от числа контролируемых входов. Разрядность регистра 4 определяется лишь требуемой достоверностью контроля.

Формула изобретения

Устройство для контроля полупроводниковой памяти, содержащее сдвиговый регистр, выходы и синхровход которого являются соответственно выходами и синхровходом устройства, а информационные входы подключены к выходам сумматоров по модулю два, одни входы которых являются информационными входами первой группы устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, выходы сдвигового регистра подключены к входам первой группы соответствующих сумматоров по модулю два, входы второй группы которых являются информационными входами второй группы устройства„

Составитель О.Исаев

Редактор А.Ворович Техред M.Ходанич Корректор М.Шароши

Заказ 5128/50 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Устройство для контроля полупроводниковой памяти Устройство для контроля полупроводниковой памяти Устройство для контроля полупроводниковой памяти 

 

Похожие патенты:

Изобретение относится к вычислительной технике, в частности к запоминанщим устройствам, работанщим в составе микропроцессорной системы

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти

Изобретение относится к вычислительной технике и может быть использовано в запоминающих системах повышенной надежности, выполненных на функциональных узлах с большой и средней степенью интеграции

Изобретение относится к вычислительной технике и может быть использовано при наладке и функциональном контроле блоков памяти

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть применено в составе специализированных ЦВМ с пре;;варительной выборкой информации из запоминающего устройства

Изобретение относится к вычислительной технике и может быть использовано при изготовлении больших интегральных схем запоминающих устройств (БИС ЗУ) с произвольной выборкой

Изобретение относится к области вычислительной техники, в частности к устройствам для контроля полупроводниковой памяти, и является усовершенствованием изобретения по авт.св

Изобретение относится к области вычислительной техники и может быть использовано при построении высоконадежных запоминающих устройств

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и системах управления

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к полупроводниковому запоминающему устройству, содержащему схему обнаружения и исправления множественных ошибок

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к устройствам тестирования электронных элементарных схем и групповых линий соединений

Изобретение относится к средствам для программирования/стирания электрически стираемых программируемых полупроводниковых постоянных запоминающих устройств

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к электронным запоминающим устройствам (ЗУ) с электрически программируемыми ячейками

 

Наверх