Вычислительное устройство

 

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации и при вычислении суммы произведений. Целью изобретения является сокращение аппаратных затрат путем уменьшения в два раза количества сумматоров и умножителей. С этой целью устройство содержит блок синхронизации, буферный и выходной регистры. Блок синхронизации содержит-элементы задержки , элементы ИЛИ, элементы И, триггер и инвертор. Блок синхронизации обеспечивает вычисление в четных и нечетных тактах работы устройства соответственно первой и второй сумм частичных произведений и тем самым организует использование одних I и тех же аппаратных средств (сумматоров и умножителей) для совмещен (Л ного вычисления различных частей выражения. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1269124

А1 g 4 G 06 F 7/544

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3879944/24-24 (22) 03.04.85 (46) 07.11.86. Бюл. У 41 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) И.М. Криворучко и В.В. Карпенко (53) 681.325 (088.8) (56) Авторское свидетельство СССР

92 444193, кл. G 06 F 15/34, 1974.

Авторское свидетельство СССР и 1180883, кл. G 06 F, 1984. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации и при вычислении суммы произведений. Целью изобретения является сокращение аппаратных затрат путем уменьшения в два раза количества сумматоров и умножителей. С этой целью устройство содержит блок синхронизации, буферный и выходной регистры. Блок синхронизации содержит элементы задержки, элементы ИЛИ, элементы И, триггер и инвертор. Блок синхронизации обеспечивает вычисление в четных и нечетных тактах работы устройства соответственно первой и второй сумм частичных произведений и тем самым организует использование одних и тех же аппаратных средств (сумматоров и умножителей) для совмещенного вычисления различных частей выражения. 4 ил.

1 12691

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации.

Цель изобретения — уменьшение аппаратных затрат за счет обеспечения возможности вычисления на одном сумматоре и умножителе двух сумм частичных произведений.

На фиг.1 представлена структурная 10 схема устройства; на фиг.2 — структурная схема блока синхронизации; на фиг. 3 и 4 — последовательность потактного вычисления значения у, ...,у,, для случаев k = N u k < N 15

1 соответственно.

Устройство содержит первый 1 и второй 2 триггеры, первый 3 и второй 4 элементы ИЛИ, группу 5 элементов ИЛИ, первую б и вторую 7 груп-. 20 пы элементов И, четыре элемента И

8-11, первый 12, второй 13 и третий 14 счетчики, первый 15 и второй

16 дешифраторы, регистр 17 числа коэффициентов, первый 18 и второй 19 ! регистры коэффициента, регистры 20 результата, умножители 21, сумматоры 22, мультиплексор 23, схему 24 сравнения, .элемент 25 задержки,третий элемент ИЛИ 26, блок 27 синхронизации, пятый элемент И 28, буферный регистр 29 и выходной регистр 30.

Устройство имеет входы 3 1 пуска, 32 конца массива, 33 сброса и 34 сопровождения данных, информационную З5 шину 35, выход 36 сопровождения данных, выход 37 сбоя и информационные выходы 38.

Блок 27 синхронизации содержит пять элементов 39-43 задержки, пер- 40 вый 44 и второй 45 элементы ИЛИ, первый 46, второй 47 и третий 48 элементы И, трйггер 49, элемент

НЕ 50, тактовый вход 5 1, вход 52 начальной установки, первый 53, второй

54, третий 55, четвертый 56 и пятый

57 выходы.

Устройство работает следующим образом.

Перед началом работы подачей сиг- щ, нала на вход 33 сброса производится установка в исходное состояние. При этом сигнал с входа 33 устанавливает . в нулевое состояние регистры 17-19 и счетчики 12 и 13, а пройдя через элемент ИЛИ 4, устанавливает в нулевое состояние счетчик 14. Кроме того, пройдя через элемент ИЛИ 3, сигнал

24 Х сброса с входа 33 устанавливает н нулевое состояние триггеры 1 и 2, буферный регистр 29, выходной регистр 30, все k — e регистры 20 результата (k = 2,4,...,N), через вход

52 триггер 49 блока синхронизации, а пройдя с выхода элемента ИЛИ 3 через элементы ИЛИ 5 группы, этот сигнал устанавливает в нулевое состояние все m-e регистры 20 результата (m = 1,3,...,N-1).

Затем производится ввод начальных данных. При этом на вход 34 устройства поступает импульс, который проходит через открытый элемент И 8 (так как триггер 1 установлен в нулевое состояние) на счетный вход счетчика 12 и по заднему фронту устанавливает этот счетчик в состояние, равное единице. В результате на первом выходе дешифратора 15 появляется единичный сигнал, который поступает на вход управления записью регистра 17. В следующем такте на информационную шину 35 устройства подается параллельным кодом значение числа коэффициентов а;,, равное

k () — х 2. + 1> ° а р1.+k=1) и Одно временно на вход 34 подается импульс, который проходит через открытый элемент И 8 на вход синхронизации регистра 17 и осуществляет зались в этот регистр .значения числа коэффициентов (к), поступающего по шине 35 устройства на информационные входы этого регистра, а по заднему фронту этого импульса счетчик 12 устанавливается в состояние, равное 2. В результате на втором выходе дешифратора 15 появляется единичный сигнал, который поступает на вход управления записью регистра 18.

В следующем такте на шину 35 устройства поступают положительные значения коэффициентов a;+I.,; .(коэффициенты а;, ; представляются в тернарной системе кодирования, т.е. принимают значения +1, О, -1, поэтому различают положительные значения коэффициентов, когда а„ j

= +1, и отрицательные значения,когда a,,1,, =- -i). Сопровождающий эти данные импульс, подающийся на вход

34, пройдя через открытый элемент:

И 8 и затем через элемент ИЛИ 26, поступает на вход синхронизации ре-, гистра 18 и осуществляет запись в вход 34 устройства. Причем в первом такте по шине 35 поступает параллельным кодом значение первой величины х „, которое проходит через открытые элементы И группы 7 и посту. пает на входы множимого всех умножителей 21, на входы множителя которых поступают значения коэффициентов а;,, е (1,0,-1) из т-х информационных выходов (ш = 2,4,...,N) регистров 18 и 19.

Таким образом, в первом такте при поступлении значения первой величины массива данных х,, на входы умножителей 21 происходит умножение этого значения на коэффициенты э „ и произведения х„, -а поступают на входы 1-х сумматоров 22, а так как на вторую группу входов сумматоров

22 с выходов m-x регистров 20 (m =

2,4,. ° .,N) поступают нулевые значения ввиду того, что регистры 20 предварительно устанавливаются в нулевое состояние, то произведения х„ а проходят через сумматоры 22 без изменения (за исключением случая, когда а„, = -1 и в сумматоре к обратному коду произведения х„ . а добавляется в младший разряд единица, переводящая это произведение в дополнителыый код) и поступают на информационные входы k-х регистров

20 (k = 1,3,...,N-1), выходы которых подключены к информационным входам

m-х регистров 20.

Поступающий на вход 34 импульс сопровождения значения х„ проходит через открытый элемент И 9 на тактовый вход 51 блока 27 синхронизации и по переднему фронту перебрасывает триггер 49 в единичное состояние, сигнал с выхода -55 блока поступает на счетный вход счетчика 13 и по переднему фронту перебрасывает его в состояние, равное единице. В результате на соответствующем выходе

М. дешифратора 16 появляется единичный сигнал, который поступает на управляющий вход мультиплексора 23 и разрешает поступление на выход этого мультиплексора значения произведения х„, а, получившегося на выходе первого сумматора 22. Кроме того, этот единичный сигнал с выхода дешифратора 10 открывает первый элемент И группы 6.

Импульс сопровождения значения х проходит также с тактового входа 5 1

3 1269124 4 этот регистр положительных значений коэффициентов а,,,. а по заднему фронту этого импульса счетчик 12 устанавливается в состояние, равное трем. В результате на третьем выходе дешифратора 15 появляется единичный сигнал, который поступает на вход управления записью регистра 19.

В следующем такте по шине 35 устройства поступают отрицательные 1О значения коэффициентов а.;, ;, а сопровождающий эти значения импульс сопровождения, подающийся на вход

34, пройдя через открытый элеj мент И 8 и затем через элемент ИЛИ 26,15 поступает на вход синхронизации регистра 19 и осуществляет запись в этот регистр отрицательных значений коэффициентов а;,,, а по заднему фронту этого импульса счетчик 12 20 устанавливается в состояние, равное четырем. Если же на этапе ввода по шине 35 устройства поступают еще какие-либо данные, сопровождаемые импульсом сопровождения, то этот им- 25 пульс сопровождения проходит с входа

34 на счетный вход счетчика 12 и перебрасывает его по заднему фронту в следующее состояние, равное пяти.

В результате на четвертом выходе З0 дешифратора 15 появляется единичный сигнал, который поступает на выход

37 устройства как сигнал сбоя устройства при вводе, и процесс ввода начальных данных осуществляется заново.

Если начальные данные введены без сбоя, то после их ввода начинается процесс решения. Осуществляется это следующим образом. На вход 31 уст- 40 ройства подается сигнал Пуск, который поступает на вход установки единицы триггера 1 и перебрасывает его в единичное состояние. В результате на инверсном выходе этого триг- g5 гера появляется нулевой сигнал, который закрывает элемент И 8, завершая тем самым процесс ввода начальных данных в устройстве, а на прямом выходе триггера 1 появляется единич- 50 ный сигнал, который открывает элементы И второй группы 7, элемент И 9 и поступает на вход разрешения сдвига регистров 18 и 19. После этого на информационную шину 35 устройства 55 начинает поступать массив данных х, ...х;,, сопровождаемый импульсами сопровождения, поступающими на

1269124 блока синхронизации на вход элемента 39 задержки, который осуществляет задержку сигнала на время с(г

1 4Г гд макс частота, на которой работает устройство).

После задержки на элементе 39 импульс сопровождения через элемент ИЛИ 44 и через выход 54 блока синхронизации поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в m-й регистр 20 (m = 2,4,...,N) поступает содержимое k-го регистра 20 (k =

1,3,...,N-1), а в k-й регистр 20 происходит запись произведений х„а

С выхода элемента .39 импульс сопровождения значения х„, поступает на элемент 40 задержки, которьгй осуществляет его задержку на с С выхода элемента 40 через выход 53 блока синхронизации и через элемент ИЛИ 26 импульс сопровождения проходит на входы синхронизации регистров 18 и

19, которые представляют собой кольцевые регистры сдвига, причем последний N-й разряд регистров 18 и 19 соединен с входом последовательной записи этих же регистров, а так как на вход разрешения сдвига этих регистров поступает разрешающий сигнал с выхода триггера 1, то по переднему фронту этого импульса происходит сдвиг на один разряд значения коэффициентов в этих регистрах 18 и 19, причем значение последнего коэффициента a„ e, e k = N, с

40 выхода последнего. разряда перезаписывается в первый разряд регистров 18 и 19.

В результате во второй половине первого такта на входы множителя пер45 вого умножителя 21 группы поступает значение коэффициента а, г на входы множителя второго блока 21 — значение а, на входы множителя третьего блока 21 — значения а и т.д. На входах множимого всех блоков 21 сох50 раняется значение х„., которое умно" жается на соответствующий коэффициент а,,(m = 2,4,.. °,N) а поступая на входы сумматоров 22, новые произведения х„ а„„, суммируются с

55 содержимым ш-го регистра 20 (m =

= 2,4,...,N), которое в данном случае будет нулевым. ь

Импульс сопровождения значения х„ с выхода элемента 40 поступает на вход элемента 4 1 задержки, осуществляющего задержку на время . С выхода элемента 41 импульс сопровождения через элемент ИЛИ 44 и выход 54 блока синхронизации поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в

m-й регистр 20 (m = 2,4,...,N) с информационных выходов k-го регистра

20 (k = 1,3,...,И-1) записывается значение предыдущей промежуточной суммы произведений, в данном случае х,„ k-й регистр 20 с выходов сумматоров 22 записывается новое произведение х„ à, (m = — 2,4,...,N). Так, в первый регистр

20 записывается произведение х, а, а во второй регистр 20 — произведение х„а

Так как триггер 49 находится в единичном состоянии, с выхода элемента 4 1 задержки импульс сопровождения, пройдя через открытый элемент

И 47 и затем через элемент ИЛИ 45, формирует на элементе 42 задержки, элементе НЕ 50, элементе И 48 короткий импульс сброса, который после задержки на время . на элементе 43 задержки, пройдя с выхода 56 блока синхронизации через открытый первый элемент И группы 6 и затем через первый элемент ИЛИ группы 5, осуществляет сброс первого регистра

20 в нулевое состояние. На этом заканчивается первый такт работы устройства.

Во втором такте на устройство поступает второе значение хд, которое умножается на соответствующий коэффициент а,, а поступая на входы сумматоров 22 новые произведения х, а„... суммируются с произведениями х,„. a „m-х регистров 20 (m = 2,4, ° ..,N) поступают на вторые входы сумматоров 22.

Импульс сопровождения значения х, пройдя через открытый элемент

И 9 и тактовый вход 51 блока син,хронизации, поступает на вход элемента 39 задержки и тактовый вход триггера 49. По этому импульсу триггер 49 устанавливается в нулевое состояние, в результате открывается элемент И 46 и закрывается элемент И 47.

1269124

Импупьс сопровождения,пройдя через элемент 39 задержки, элемент

ИЛИ 44 н через выход 54 блока синхронизации, поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в m-й регистр 20 (m = 2,4,...,N) с информационных выходов k-го регистра

20 (k = 1,3,...,N-1) записывается значение предыдущей промежуточной 10 суммы произведений, а в k-й регистр

20 с выходов .сумматоров 22 записывается получившаяся сумма произведений. Так, в первый регистр 20 записывается х,.а + х а,, во вто- 15 рой регистр 20 — О, в третий— х а,, + х а, в четвертый — х . а

< 4 2 Ь 1 и т.д.

Одновременно с выхода элемента 39 задержки импульс сопровождения зна- 0 чения х,, пройдя через открытый элемент И 46 и элемент ИЛИ 45, формирует на элементах 42, 50 и 48 короткий импульс сброса, который, пройдя через элемент 43 задержки, с выхода 56 блока синхронизации поступает через открытый первый элемент И группы 6 и через первый элемент ИЛИ . группы 5 на вход сброса первого регистра 20. 30

С выхода элемента 39 задержки импульс сопровождения поступает на вход элемента 40 задержки, с выхода которого через выход 53 блока син- 35 хронизации и через элемент ИЛИ 26 этот импульс проходит на входы синхронизации регистров 18 и 19 и по переднему фронту этого импульса происходит сдвиг на один разряд значения коэффициентов в этих регистрах причем значение последнего коэффициента а„, в случае если k=N, с выхода последнего разряда перезаписывается в первый разряд регистров 45

18 и 19. В результате во второй половине первого такта на входы множителя умножителя 21 группы поступает значение коэффициентов а„, на входы множителя второго блока 21 — 50 значение а, и т.д, На входах множимого всех, блоков 21 сохраняется значение х,, которое умножается на соответствующий коэффициент а (m = 2,4,...,N), а поступая на вхо- 55 ды сумматора 22, новые произведения х, а „„ суммируются с содержимым

m-ro регистра 20.

Импульс сопровождения значения х с выхода элемента 40, пройдя элемент

41 задержки, элемент 44,с выхода 54 блока синхронизации поступает на вход синхронизации регистров 20.

По переднему фронту этого импульса в

m-й регистр 20 (m=2,4,...,N) записывается содержимое 1 -го регистра 20 (k = 1,3,...,N-1), а в 1с-й регистр— значение промежуточной суммы произведений с выходов сумматоров 22.

На этом заканчивается второй цикл работы устройства.

Дальнейшие операции над поступающими значениями величин массива х„, ° ..,х;, производится аналогично описанному, последовательность потактного вычисления значения у ...у.

1< ji для случая k=N представлена на фиг.3, а для случая k 1<1 — на фиг.4.

Причем в начале каждого нечетного цикла по переднему фронту импульса, поступающего с выхода 55 блока синхронизации на счетный вход счетчика 13, содержимое этого счетчика увеличивается на единицу, а на соответствующем выходе дешифратора 16 появляется единичный сигнал, который открывает один из элементов И группы 6 и, поступая на управляющий вход мультиплексора 23, обеспечива ет подключение к выходу последнего выходов соответствующего сумматора

22 группы.

Сдвиг регистров 18 и 19 по переднему фронту импульса, поступающего с выхода 53 блока синхронизации через элемент ИЛИ 26, происходит между двумя подциклами каждого цикла.

Сброс j-ro регистра 20 происходит в конце каждого второго подцикла нечетного цикла и в конце каждого первого подцикла четного цикла по импульсу сброса, поступающему с выхода 56 блока синхронизации через открытый j-й элемент И группы 6 и j-й элемент ИЛИ группы 5 на вход сброса j-го регистра 20.

В течение первых (k-1) тактов никаких значений на выходы устройства не выдается, так как на входы синхронизации буферного регистра 29 и выходного регистра 30 через закрытые элементы И 28 и 10 не проходят импульсы записи, и содержимое этих регистров 29 и 30 будет нулевым.

Таким образом, в первых (k-1) тактах производится загрузка уст1269124 два раза, сократив общие затраты

10 оборудования на 307.

15 . Вычислительное устройство, содержащее два триггера, два элемеы9 ройства, и лишь в k-м такте значение счетчика 14, подсчитывающего количество импульсов сопровождения, поступающих с выхода элемента И 9 через элемент И 11, совпацает со значением числа коэффициентов, записанных в регистр 17, и в результате на выходе блока 24 сравнения по— является единичный сигнал, который перебрасывает триггер 2 в единичное состояние, а задерживаясь на такт на элементе 25 задержки, проходит через элемент ИЛИ 4 и сбрасывает счетчик 14 в нулевое состояние. В результате триггер 2 закрывает элемент И 11 и открывает элементы И 28 и 10, разрешая прохождение импульсов через элементы И 28 и 10 на входы синхронизации соответственно буферного регистра 29 и выходного регистра 30.

Запись в буферный регистр 29 происходит в конце первого подцикла каждого четного такта и в конце второго подцикла каждого нечетного такта по переднему фронту импульса, поступающего с пятого выхода 57 блока синхронизации через открытый элемент И 28 на вход синхронизации буферного регистра 29.

Запись в выходной регистр 30 происходит импульсом сопровождения с выхода элемента И 9 через открытый элемент И 10 на вход синхронизации выходного регистра 30.

В результате в начале (k+1)-го цикла с выходов выходного .регистра

30 на выходы 38 устройства поступает значение у„„= а„. х„+ а „х

21

+ ... + а х,, а с выхода элемента И 10 на выход Зб устройства поступает импульс сопровождения вычисленного значения у . В следующем н такте на выход 38 устройства поступает значение у„ и т.д.

После того, как по шине 35 устройства пройдет последнее значение массива переменных х;,, на вход 32 поступает сигнал конца массива., который проходит через элемент ИЛИ 3 и сбрасывает в нулевое состояние триггеры 1 и 2, регистры 20, буферный регистр 29, выходной регистр 30, устанавливает в нулевое состояние через вход 52 триггер 49 блока синхронизации, заканчивая тем самым процесс вычислений в устройстве.

Таким образом, предлагаемое устройство позволит в сравнении с известным за счет обеспечения возможности вычисления на одном сумматоре и умножителе двух сумм частичных произведений при сохранении функциональных возможностей уменьшить количество сумматоров и умножителей

Формула из обретения

L та ИЛИ, группу элементов ИЛИ, две группы элементов И, четыре элемента И, три счетчика, два дешифратора, регистр числа коэффициентов, два регистра коэффициента, N регистров результата, где N — разрядность коэффициентов, четное число N/2 умножителей, N/2 сумматоров, мультиплексор, схему сравнения и элемент задержки, причем вход установки в ноль . первого триггера соединен с выходом первого элемента ИЛИ, а инверсный выход первого триггера подключен к первому входу первсго элемента И, выход которого соединен со счетным входом первого счетчика, прямые выходы разрядов которого соединены с соответствующими информационными входами первого дешифратора, первый выход которого соединен с входом управления записью регистра числа коэффициентов, второй и третий выходы первого дешифратора соединены соответственно с входами управления записью первого и второго регистров коэффициента, выход k-го разряда первого регистра коэффициента (k =

2,4,...,N) подключен к входу положительного значения множителя, соответственно 1-го умножителя (1 t,2,...,N/2), выходы которого соединены с соответствующими входами первого слагаемого I-ro сумматора, выходы суммы которого подключены к соответствующим информационным входам r-го регистра результата (r = — 1,3,...,N-1) выход k.-го разряда второго регистра коэффициента соединен с входом отрицательного значения множителя 1-ro умножителя и с входом переноса I.-го сумматора, выходы суммы которого соединены с со11 1269 ответствующими информационными входами 1-й группы мультиплексора, адресные входы которого подключены к соответствующим выходам второго дешифратора, информационные вхбды которого подключены к соответствующим прямым выходам разрядов второго счетчика, 1-й выход второго дешифратора соединен с первым входом Х-го элемента И первой группы, выход ко- 10 торого соединен с первым входом Е-го элемента ИЛИ группы, выход которого соединен с входом сброса r-горегистра результата, выход второго элемента И соединен с первыми входами 15 третьего и четвертого элементов И, выход четвертого элемента И соединен со счетным входом третьего счетчика, прямые выходы разрядов которого подключены к первой группе информацион- 2О ных входов схемы сравнения, вторая группы информационных входов которой соединена с соответствующими выходами регистра числа коэффициентов, выход "Равно" схемы сравнения под- 25 ключен к входу установки в единицу второго триггера и к входу элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с входом щО сброса третьего счетчика, прямой выход первого триггера соединен с входами управления сдвигом первого и второго регистров коэффициента, с первым входом второго элемента И и с первыми входами элементов И второй группы, выходы которых соединены с соответствующими входами множимого умножителей, выход первого элемента ИЛИ подключен к вторым входам 4О элементов ИЛИ группы и к входу установки в ноль второго триггера, прямой выход которого соединен с вторым входом третьего элемента И, выход первого элемента И соединен с входом 45 синхронизации регистра числа коэффициентбв, инверсный выход второго триггера соединен с вторым входом четвертого элемента И, вход установки в единицу первого триггера соединен с входом пуска устройства, первый вход первого элемента ИЛИ подключен к входу признака конца массива устройства, вход сброса которого соединен с BTopbIMH входами первого и ВТо»55 рого элементов ИЛИ, с входами сброса первого и второго счетчиков, регистра числа коэффициентов, первого

124 !2 оэффициент вторые входы первого и второго элементов И подключены к входу сопровождения данных устройства,информационный вход которого соединен с информационными входами регистра числа коэффициентов, первого и второго регистров коэффициента и вторыми входами элементов И второй группы, выход третьего элемента И подключен к выходу сопровождения данных устройства, четвертый выход первого дешифратора соединен с выходом признака сбоя устройства, о т л и ч а ющ е е с я тем, что, с целью снижения аппаратных затрат за счет обес- печения возможности вычисления двух сумм частичных произведений на одном сумматоре и умножителе, устройство содержит третий элемент ИЛИ, блок синхронизации, пятый элемент И, буферный регистр и выходной регистр, причем выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого подключен к входам синхронизации первого и второго регистров коэффициента, выход второго элемента И подключен к тактовому входу блока синхронизации, первый выход которого подключен к второму входу третьего элемента ИЛИ, второй выход блока синхронизации соединен с входами синхронизации регистров результата, выход первого элемента ИЛИ подключен к входу начальной установки блока синхронизации, к входам сброса k-x регистров результата и к входам сброса буферного и выходного регистров, третий выход блока синхронизации соединен со счетным входом второго счетчика, четвертый выход блока счнхронизации соединен с вторыми входами элемен,тов И первой группы, а пятый выходс первым входом пятого элемента И, выход которого подключен к входу синхронизации буферного регистра, прямой выход второго триггера соединен с вторым входом пятого элемента И, выход третьего элемента И соединен с входом синхронизации выходного регистра, информационные входы которого подключены к соответствующим выходам буферного регистра, информационные входы которого соединены с соответствующими выходами мультиплексора, входы второго слагаемого I-го сумматора под1 3 кнючены к соответствующим выходам

k-го регистра результата, информационные входы которого соединены с соответствующими выходами (k-1)-ro

12691 М

1!

pE Ãис Гра резчльтнта > Выходы выходного регистра подключены к соответствующим информационным выходам устройства. и

12о9124

Произв.-полигр. пр-тие, г. Ужгород, ул., Проектная, 4

BHHRIH Заказ 6037/51

1269124

Фиг. C

Тираж 671 Подписное