Элемент памяти

 

Изобретение относится к области вычислительной техники в частности к запоминающим устройствам,и может быть использовано при построении полупроводниковых оперативных запоминающих устройств. Цель изобретения - снижение потребляемой мощности достигается тем, что в элемент памяти, содержащий первьА .и второй запоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транзисторы , первый и второй ключевые МДП-транзисторы. разрядные шины, адресную шину, шину питания и шину нулевого потенциала, введены ограничительные элементы, вьшоды кото1 ых подключены соответственно к истокам и к стокам нагрузочных МДПтранзисторов . При этом ограничительные элементы могут быть выполнены или на резисторах или на диодах Шоттки. Это позволило в несколько g раз снизить потребляемую мощность. 2 3. п. ф-лы, 2 ил. (О с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

159 4 G 11 С 11/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21» 3762182/24-24 (22) 29.06.84 (46) 30.11.86. Бюл. № 44 (72) Г.M.Àâàêüÿíö и С.A.Ñàðêèñÿí (53) 681.327.66 (088.8) (56) Патент Великобритании № 1218868, кл. G 11 С 11/40, опублик.1971.

Патент Великобритании ¹ 1538175, кл. G 11 С 11/40, опублик. 1979. (54) ЭЛЕМЕНТ ПАМЯТИ (57) Изобретение относится к области вычислительной техники в частности к запоминающим устройствам,и может быть использовано при построении полупроводниковых оперативных запоминающих устройств . Цель изобретения — снижение потребляемой мощ„„SU„„1274000, А1 ности достигается тем, что в элемент памяти, содержащий первый и второй запоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транsисторы, первый и второй ключевые

МДП-транзисторы. разрядные шины, адресную шину, шину питания и шину нулевого потенциала, введены ограничительные элементы, выводы которых подключены соответственно к истокам и к стокам нагрузочных МДПтранзисторов. При этом ограничитель. ные элементы могут быть выполнены или на резисторах или на диодах

Шоттки. Это позволило в несколько раз снизить потребляемую мощность.

2 з . п. A -лы, 2 ил °!

274О00

l0

Я

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано для построения полупроводниковых оперативных запоминаюгдих устройств.

Целью изобретения являетс я снижение потребляемой мощности элемента памяти.

На фиг.l изображен предложенный элемент памяти с ограничительными элементами, выполненными на резисторах; на фиг.2 — то же, с ограничительными элементами, выполненными на диодах 111оттки.

Элемент памяти (фиг.1) содержит запоминающие МДП-транзисторы l и 2, пагрузочные МЦП-транзисторы 3 и 4, ключевые МДП-транзисторы 5 и 6, адресную шину 7, разрядные шины 8 и 9. ограничительные элементы на резисторах 10 и 11 паразитные емкости 12 и 1 3, гпину 1 4 пита?еия и шину 1 5 нулевого потенциала.

Аналогичные элементьг содержат элемент памяти (фиг.2), на котором диоды Иоттки обозначены позициями

10 и 11.

Предложенный элемент памяти работает следующим образом.

В режиме хранения на адресную шипу 7 подается запоминающий потенциал (напргмер, нулевой), который закрывает нагрузочпые транзисторы 3 и 4 и ключевые транзисторы 5 и 6.

Схема элемента памяти при этом изолируется от разрядных шин 8 и 9 ° При закрытом транзисторе 1 и открытом транзисторе 2 паразитная емкость 12 разряжена через открытый транзистор

2, паразитная емкость 13 заряжена.

П.;разитные емкости сформированы соответственно между затворами и, Нс токами транзисторов 1 и 2.

При открытом транзисторе 1 и закрытом транзисторе 2 паразитная емкость 13 разряжена, а паразитпал емкость 12 заряжена. Потенциал точки

Л, необходимый для поддержания в открытом состоянии транзистора 1, а следовательно, и заряд емкости 12 поддерживается с помощью утечек транзистора 4 через резистор 11 (фиг.l) и через диод 1г1оттки (фиг.7) . Потребляемая мощность элемента памяти в этом состоянии практически будет определяться величиной сопротивленил резистора 10. Величины сопротивлений резисторов 10 и 11 должны быть менее, чем сопротивления закрытых транзисторов 1,2 и 5. Потребляемая мощность элемента памяти в режиме хранения

11 „ . К, где Е„ — величина нап— о ряжения питания, К„, — величина сопротивления резистора R 10 или диода

Иоттки 10. При записи логической единицы одновременно подаются отрицательный потенциал на адресную шину

7 и положительный потенциал на разрядную шину 8. В этом случае транзистор 5 открывается и положительный потенциал разрядной шины подается на сток транзистора и на затвор транзистора 2, который закрывается. Одновременно с транзистором 5 открывается и транзистор 3. Чтобы обеспечить запирание транзистора 2 необходимо еще обеспечить. чтобы транзисторы 3 и 4 имели бы в открытом состоянии намного большее сопротивление, чем транзисторы 1 и 2. При запирании транзистора 2 открывается транзистор

1 и на его стоке устанавливается положительный потенциал, равный потенциалу на адресной шине 7.

При записи логического нуля одновременно с отрицательным потенциалом на шине 7 поступает потенциал установки нуля по разрядной шине 9. При этом оказывается открытым транзистор

6 и положительный потенциал с разрядной шины 9 подается на затвор транзистора 1, что приведет к его запиранию и отпиранию транзистора 2.

Считывание информации с элемента памяти осуществляется при подаче только одного отрицательного потенциала на шину 7. При этом в процессе считывания потенциалы в точках A и Б значительно не меняются, так как одновременно с транзисторами 5 и 6 открываготсл транзисторы 3 и 4, а ток, протекающий через них от источника питания (не показан), поддерживает соответствугощие уровни потенциалов в этих точках. При использовании г -канальных МДП-транзисторов потенциалы на разрядных шинах, на адресной шине, на .шинах питания и нулевого потенциала по полярности противоположны соответствующим потенциалам функционирования элемента памяти, описанного вьшге. Потребляемая мощность предложенного элемента памяти в несколько раз ниже, чем у прототипа, принятого за базовый объект.

2. ОООО резисторах.

Составитель А. Воронин

Редактор А.Долинич Техред И.Попович Корректор А.Тяско

Заказ 6482/50 . Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4 формулаизобретения

1.Элемент памяти, содержащий первый и второй запоминающие МДП-транзисторы, первый и второй нагрузочные

МДП-транзисторы и первый и второй ключевые МДП-транзисторы. причем стоки первых МДП-транзисторов подключены к затвору второго запоминающего MgII-транзистора, стоки вторых

МДП-транзисторов соединены с затвором первого запоминающего МДП-транзистора, истоки нагрузочных МДПтранзисторов подключены к шине питания, а истоки запоминающих МДП-транзисторов — к шине нулевого потенциала, затворы нагрузочных и ключевых

МДП-транзисторов соединены с адресной шиной, истоки первого и второго ключевых МДП-транзисторов соединены с первой и второй разрядными. шинами соответственно, о т л и ч а ю щ и и с я тем, что, с целью снижения по5 требляемой мощности элемента памяти, в него введены первый и второй ограничительные элементы, выполненные на резисторах, одни выводы которых подключены к истокам, а другие — к стокам соответствующих нагрузочных транзисторов.

2. Элемент по п.1, о т л и ч а юшийся тем, что ограничительные элементы выполнены на основе диодов 5 Шоттки.

3. Элемент по п.1, о т л и ч а юшийся тем, что ограничительные элементы выполнены на высокоомных