Запоминающее устройство
Изобретение относится к вычислительной технике и может найти применение в интегральных запоминающих устройств ах. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается путем введения в запоминающее устройство формирователя опорного напряжения, состоящего из двух опорных транзисторов 38 и 39, опорного резистора 40, нагрузочных элементов 41 и 42 и двух - у - -«ч (Л ОО о СП | 4 W - у .-..1 ij. гч Риг.1
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУбЛИК
„„Su„„> 305774 (Sl) 4 С 11 С 11/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1256097 (21) 3982200/24-24 (22) 22.11.85 (46) 23,04,87, Бюл. У 15 (7i) Московский институт электронной техники (72) Ю.В.Барчуков, О.M.Ëàâðèêoâ, А.А.Миндеева, О.А.Мыэгин, В.А.Неклюдов и А.Г.Сергеев (53) 681.327,6 (088.8) (56), Авторское свидетельство СССР
N - 1256097, кл. G 11 С 11/40, 1984. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может найти применение в интегральных запоминающих устройствах. Цель изобретения — повышение быстродействия устройства.
Поставленная цель достигается путем введения в запоминающее устройство формирователя опорного напряжения, состоящего из двух опорных транзисторов 38 и 39, опорного резистора 40, нагрузочных элементов 41 и 42 и двух
1305 источников 43 и 44 тока с соответствующими связями. Параметры элементов источника второго опорного напряжения идентичны соответствующим параметрам элементов накопителя, что уменьшает
774 разброс времени выборки. В результате появляется воэможность подачи на устройство сигналов выборки минимальной длительности. 2 ил.
Изобретение относится к микроэлектронике, может найти применение в интегральных запоминающих устройствах (ЗУ) для вычислительной техники и является усовершенствованием известного устройства по авт. св.
У 1256097.
Целью изобретения является повышение быстродействия устройства.
На фиг.1 представлена электрическая схема ЗУ с формирователем опорного напряжения; на фиг.2 — пример
ЗУ на основе тиристорных элементов памяти с формирователем опорного напряжения на тиристоре.
Предлагаемое устройство содержит матрицу элементов 1 памяти, соединенных в m ""строк шинами 2 и и столбцов разрядными шинами 3 и 4, управляющие транзисторы 5, первую группу резисторов 6, адресные входы 7, шину 8 питания, первую 9 и вторую 10 группы усилительных транзисторов с выходами 11 и 12 и управляющими входами 13 и 14 устройства, первую группу нагрузочных транзисторов 15, вторую группу резисторов 16, шину 17 первого опорного напряжения, группы с первой по тре тью переключающих транзисторов 18-20 с адресными входами 21 разрядов устройства, источники 22-24 с первого по третий тока разрядов, первую 25 и вторую 26 группы диодов, вторую группу нагрузочных транзисторов 27, третью группу резисторов 28, шины 29 и 30 соответственно второго и третьего опорных напряжений, четвертую группу переключающих транзисторов 31, четвертый источник 32 тока разрядов и источники 33 тока строк, каждый из элементов 1 памяти содержит первый 34 и второй 35 запоминающие транзисторы и нагрузочные элементы 36 и 31, выполненные, например, на резисторах.
ЗУ содержит формирователь опорного напряжения, выполненный на первом 38
2 и втором 39 опорных транзисторах резисторе 40 смещения и третьем 41 и четвертом 42 нагрузочных элементах, аналогичных нагрузочным элементам 36 и 37, а также источники 43 и 44.
ЗУ (фиг.2) выполнено на тиристорных элементах памяти, в которых нагрузочные элементы 45 и 46 — р-и-р транзисторы образуют соответственно с транзисторами 34 и 35 тиристоры, а источник второго опорного напряжения выполняется на транзисторах 38 и 39, резисторе 40 и нагрузочном элементе
47, причем нагрузочный элемент 47 р-и-р транзистор образует так же, как и в элементе памяти тиристор с транзистором 39, Устройство работает следующим образом.
Выборка информации осуществляется обычным для ЗУ такого типа образом, В исходном состоянии из выхода
7 вытекает ток, а на шине 2 поддерживается низкий потенциал. На входе 21 низкий потенциал и транзисторы 18-20 и 31 выключены. При этом диоды 25 и
26 и транзистор 27 закрыты. Потенциалы на шинах 3 и 4 .равны и поддерживаются на высоком уровне транзистором
l5. При выборке элемента 1 памяти ток иэ входа 7 выключается, через эмиттерный повторитель на транзисторе 5 на шину 2 поступает положительный импульс напряжения, а в результате
35 подачи импульса напряжения на вход
21, в шины 3 и 4 через транзисторы 18 и 19 поступают разрядные токи I приблизительно равные токам, задаваемыми источниками 22 и 23 ° Одновременно включается транзистор 20 и его коллекторный ток, протекающий через резистор 16, приводит к снижению потенциала на базе транзистора 15. В результате транзистор 15 закрывается, начинается процесс разрядки емкостей разрядных шин С,„ токами этих
1305774 4
R и Р— сопротивление резистора 6 и 6 резистора 36 соответственно.
Величина U определяется уравнег нием
Ц Зэ ПБ22
Б эь5 Uä26 где Е,, шин I,,„ „и потенциалы на этих шинах понижаются. При выборке включается также транзистор 31, его коллекторный ток протекает через резистор 28 и понижает потенциал на коллекторе транзистора 31. В результате диоды
25 и 26 отпираются, часть тока I> через эти диоды поступает в шины 3 и 4, ускоряя процесс разряда емкостей С р,, и соответственно увеличи- 10 вается быстродействие устройства. По окончании процесса разряда емкости шины 4 отпирается эмиттерный переход транзистора 35, диод 26 закрывается, а транзистор 27 открывается и ток I 15 отводится в транзистор 27. Для обеспечения этого режима величины Е „ на шине 29 выбирается из уравнения еоп2 22т h22t Ь ЗЬ О 26 напряжения на прямо смещенном эмиттерном переходе транзисторов 27, 35 и диода 26 соответственно, а У ;— потенциал базы транзистора 35 в режиме выборки. Поскольку это условие определяет момент отвода тока из шины 4 в транзистор 27, отклонение от него, обусловленное технологическим разбросом величин, приводит к технологическому разбросу времени считы- 30 вания. Транзистор 38 работает в активном режиме, а транзистор 39 — в режиме насыщения, т.е. аналогично режимам работы транзисторов 5 и 35 соответственно. 35
Пусть нагрузочные элементы 36 и
37 и соответственно 41 и 42 выполнены в виде резисторов. Величина U
1 (фиг.1) определяется уравнением
Е +Е I
П =Е -- — 2 R -U — — — - — — -R л В +1 е Бэ 1 + В /S .36 — величина напряжения источника 8 питания; — ток питания строки, задаваемый источником 33 тока;
ЕМ+ЕЕ Е
U =E — — — — R40-U — — — — — — R
2 и В +1 1+В /S зв з г1 где I„ n Z — токи источников 43 и 44 соответственно;
R u R — сопротивления резисто4о 1 ров 40 и нагрузочного элемента 41.
ЕслиI = I Р„,=R =R то
S 2 S,„, роме moro, если I Ез
Р = R и относительный разброс номи о налов резисторов. величин П и В транзисторов, расположенных на одном. кристалле, незначителен, то U,, = U< с высокой точностью, Формула изобретения
Запоминающее устройство по авт. св, ¹ 1256097, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введен формирователь опорного напряжения, состоящий из двух опорных транзисторов, резистора смещения,нагрузочных элементов и двух источников тока, первые выводы которых подключены к шине нулевого потенциала устройства, а вторые — к эмиттерам первого и второго опорных транзисторов соответственно, коллектор первого опорного транзистора соединен с шиной питания устройства и с первым выводом резистора смещения, второй вывод которого соединен с базой первого опорного транзистора, эмиттер которого соединен с первыми выводами нагрузочных элементов, вторые выводы
KoTopbIx c.oe H Hb KoIU eKTo oM H базой второго опорного транзистора со ответственно, эмиттер которого подключен к шине второго опорного напряжения устройства.
1305774
Составитель С.Королев
Техред В.Кадар Корректор А. Обручар
Редактор И.Шулла
Заказ 1460/51 Тираж 590 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушсхая наб,, д, 4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,
