Аналого-цифровая вычислительная система

 

Изобретение относится к области автоматики и вычислительной техники. Цель изобретения - повьшение точности решения векторно-матричного уравнения X АХ + В с большими значениями элементов матрицы А и вектора - столбца В и расширение диапазона изменения переменных. Аналого-цифровая вычислительная система содержит цифроуправляемые резисторы 1 и 2 первых и вторых групп, операционные усилители 3,5,10, устройства 4,8 автомати (Л щ 3132 W Jf JJJ ф1/«./

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (511 4 G 06 G 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (f

Х Хг )fn зази zs жззз

induc.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3879688/24-24 (22) 02ъ04 85(46) 30.06,87.Бюл. Ф 24. (72) Е,И.Баду, В.В.Дубаренко и В.М.Перепеч (53) 682,335 (088.8) (56) Авторское свидетельство СССР

9 801005, кл. G 06 G 7/38, 1 972, Силаев Е.В, и др. Создание аналого-цифрового комплекса на базе CM-4 и АВК-2 для проектирования цифровых систем управления. Харьковский политехнический институт, Харьков, 1983.

Рукопись депонирована в УкрНИНТИ, У 640-Уп-Д83. Деп. от 29.06.83.

ÄÄSUÄÄ 1320821 А1 (54) АНАЛОГО-ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ

СИСТЕМА (57) Изобретение относится к области автоматики и вычислительной техники.

Цель изобретения — повышение точности решения векторно-матричного уравнения Х = АХ + В с большими значениями элементов матрицы А и вектора— столбца В и расширение диапазона изменения переменных. Аналого-цифровая вычислительная система содержит цифроуправляемые резисторы 1 и 2 первых и вторых групп, операционные усилители 3,5,10, устройства 4,8 автомати1320821 ческой смены масштабов суммирования и интегрирования, усилители 6 с управляемым коэффициентом усиления, блоки 7 переключения емкости, управляемые источники .9 опорного напряжения, шины ввода кодов и адресов порядков и мантисс, шины вывода номеров и адресов подобластей. Работа системы основана на ступенчатой ре.гулировке коэффициентов передачи усилителей, выполняющих суммирование и интегрирование сигналов, в случае выхода текущих значений этих сигналов за границы поддиапазонов при представлении элементов объединенной матрицы в нормальной форме (выделяются монтаж и порядок каждого элемента), что позволяет расширить динамический диапазон переменных и повысить точность. 2 з.п. ф-лы, 3 ил.

Изобретение относится к автоматике и вычислительной технике, в частности к аналого-цифровым вычислительным системам (АЦВС), Цель изобретения — повышение точности решения векторно-матричного уравнения Х = АХ + В с большими значениями элементов матрицы А и вектора-столбца В и расширение диапазона изменения переменных.

На фиг.1 изображена блок-схема аналого-цифровой вычислительной системы (для случая двух решающих ячеек); на фиг.2 — устройство автоматической смены масштаба суммирования; на фиг. 3 — устройство автоматической смены масштаба интегрирования. . АЦВС содержит в каждой решающей ячейке цифроуправляемые резисторы

1 и 2 первой и второй групп первый операционный усилитель 3, устройст— во 4 автоматической смены масштаба суммирования, второй операционный усилитель 5, усилитель 6 с управляемым коэффициентом усиления, блок 7 переключения емкости, устройство 8 автоматической смены масштаба интегрирования, управляемый источник 9 опорного напряжения и третий операционный усилитель 10.

При этом устройство 4 содержит (фиг.2) блок 11 фиксации границ поддиапазона, блок 12 запрета ложного импульса, реверсивный счетчик 13, элемент ИЛИ 14 и группу элементов

И 15.

Блок 7 переключения емкости (фиг.3) содержит ключи 16-19. Усили2 тель 6 с управляемым коэффициентом усиления содержит операционный усилитель 20 и цифроуправляемые резисторы

21 и 22. Устройство 8 автоматической смены масштаба интегрирования содержит блок 23 фиксации границ поддиапаэона, реверсивный счетчик 24, элемент

ИЛИ 25 и группу элементов И 26. Источник 9 содержит переключатель 27

10 и цифроуправляемый резистор 28.

Система также содержит весовые резисторы 29„интегрирующий конденсатор 30, шины 31 и 32 ввода кодов мантисс и адресов мантисс, шины 33 и 34 ввода кодов порядков и адресов порядков, шины 35 и 36 вывода кодов подобластей и адресов устройств автоматической смены масштабов, где

U рр — опорное напряжение, Х

20 Х . ..,, Х„„ Х„. .., Х„ — аналоговые переменные °

АЦВС работает следующим образом.

В основу работы АЦВС положен принцип ступенчатого изменения масштаба.

Согласно этому принципу при моделировании на АЦВС векторно-матричного уравнения типа Х = AX + В составляется объединенная матрица, состоящая из столбцов матрицы А и столбца век-30 тора В, Элементы этой матрицы представляются в нормальной форме, т.е, а . 10, где а — мантисса, р — поряP док. Далее объединенная матрица разделяется на матрицу мантисс и матри35 цу порядков. Производится нормализация матрицы порядков — вынесение максимального порядка из каждой строки, Таким образом образуется

3 132082 матрица-столбец порядков производных, В соответствии со значениями элементов нормализованной матрицы порядков производят изменение значений элементов в матрице мантисс с последующей их выставкой на аналоговой части АЦВС через интерфейс сопряжения на соответствующих цифроуправляе- 10 мых резисторах, включенных на входах . операционных усилителей модели. Значение элементов матрицы-столбца порядков производных также выставляют через интерфейс сопряжения на соот-, ветствующих резисторах модели. При выходе какой-либо переменной на границу поддиапазона производят ступенчатое изменение масштаба, что означает соответствующее увеличение или уменьшение порядка на единицу.

Ступенчатое изменение масштаба по производной (выход на границу под— диапазона выходной машинной переменной суммирования) приводит к измене- 25 нию соответствующего элемента в матрице-столбце порядков производных и одновременному взаимообратному изменению значений управляемых сопротивлений обратной связи усилителя 3 30 и на входе усилителя 5, При выходе на границу подобласти какой-либо переменной (выходная машинная переменная интегратора) производится изменение значения соответствующего элемента в нормализованной матрице порядков с последующей коррекцией значения его мантиссы в матрице мантисс и изменением значений соответствующих резисторов на входах усилителей 3. При этом, если значение порядка в нормализованной матрице порядков превышает нулевое значение, то производят нормализацию строки, в которую входит этот элемент, и соответствующую коррекцию значений элементов в матрице-столбце порядков производных и в матрице мантисс с последующей выставкой этих значений на соответствующих резисторах модели. 50

В режиме инициализации (фиг.1) по шине 31 ввода кодов мантисс и по шине 32 ввода кодов адресов мантисс на резисторы 1 поступают значения мантисс элементов матрицы мантисс.

Эти резисторы выполнены в виде управляемых резистивных матриц R-2R с соответствующими регистрами памяти, Одновременно по другим шинам 33 и

1 4 .34 вводятся коды порядков и адресовпорядков соответственно. Эта информация поступает на усилитель 6 (блок выставки порядка). Усилитель 6 (фиг.3) представляет собой операционный усилитель 20, на неинвертирующий вход которого подсоединен оезистор 22, а на инвертирующий вход— резистор 21, включенный в обратную связь этого операционного усилителя.

Резисторы 21 и 22 представляют собой последовательно соединенные сопротивления, шунтируемые ключами.

Сопротивления подобраны так, что коэффициент передачи операционного усилителя 20 изменяется кратно 10 (порядку). Поскольку этот усилитель включен последовательно с блоком 7 переключения емкости, а оба эти блока включены в обратную связь усилителя 5, то изменение коэффициента пере-. дачи усилителя 6 означает изменение на порядок коэффициента передачи усилителя 5. После выставки значений мантисс и порядков АЦВС переходит в режим решения.

Пусть на выходе усилителя 2 (фиг.

2) аналоговая переменная Х воэрас1 тает в области положительных напряжений. При достижении его верхней границы поддиапазона (Е г) срабатывает схема сравнения блока 11 фиксации границ поддиапазона. Выходной импульс с блока 11 фиксации границ поддиапазона поступает на вход блока 12 запрета ложного импульса. Этот блок осуществляет задержку возникающего импульса от нижней границы поддиапазона (+Е„ ), на которую переводится аналоговая переменная Х., после соответствующего изменения коэффициента передачи усилителя 3.

Пропущенный блоком 12 запрета ложного импульса, импульс по шине сложений поступает на вход реверсивного счетчика 13 импульсов и одновременно проходит через элемент ИЛИ 14 на шину 36 вывода кода адреса устройства смены масштаба. На вход элемента ИЛИ 14 подсоединена шина вычитания блока 12 запрета ложного импульса, Поэтому при любом импульсе на выходе элемента ИЛИ 14 образуется информация об адресе устройства смены масштаба, Измененное состояние выходов реверсивного счетчик» 13 импульсов поступает на входы элементов И 15, на

1320821 6

1О

15 другие входы которых поступает сигнал с элемента ИЛИ 14, Таким образом, на шине У вывода кода номера подобласти образуется информация о том, в какую подобласть перешла аналоговая переменная Х1. Укаэанная информация по шинам 35 и 36 вывода кодов подобласти и адреса устройства смены масштаба поступает в ЦВМ, где в соответст.вии со ступенчатым изменением масштаба изменяется соответствующий элемент в матрице-столбце порядков производных. В результате по шинам 33 и 34 ввода кодов порядка и адреса порядка изменяются значения резисторов

2 в обратной связи усилителя 3 на порядок, а в усилителе 6 коэффициент передачи увеличивается на порядок, Аналогично происходит смена масштаба при выходе аналоговой переменной Х„ на другие границы поддиапазона (+Е„,, -F.„-, -Е„,).

Пусть аналоговая переменная Х„ на выходе усилителя 5 достигла верхней границы (+Е ) поддиапазона, тогда (фиг.3) на выходе блока 23 фиксации границ поддиапазона образуется импульс (результат срабатывания схемы сравнения). Этот импульс производит переключение в блоке 7 переключения емкости пар ключей 16-19 или

18-17 включенных в плечи моста, в диагональ которого включен интегрирующий конденсатор 30. В результате на выходе усилителя 5 напряжение изменяет полярность, Одновременно импульс сложения по шине сложения поступает на вход реверсивного счетчика 24 импульсов.06разование кода области и адреса устройства смены масштаба происходит аналогично указанному, только образуется на выходах элементов И 26 и

ИПИ 25. Выходы реверсивного счетчика импульсов подсоединены к переключателю 27 формирователя 9 границы, Здесь происходит подключение опорного напряжения U к резистору 28. Полярность этого напряжения противоположна полярности, образовавшейся на выходе усилителя 5 при переходе аналоговой переменной в другую подобласть.

Таким образом, на выходе усилителя 10 образуется аналоговая переменная Х„„ дальнейшее изменение которой происходит в данном случае от нижней границы +F,„„ . Отношение резисторов

29 образует постоянный коэффициент передачи усилителя 10 по данному вхо. ду, Информация о смене масштаба аналоговой переменной на выходе усилителя 5 поступает по шинам 35 и 36 вывода кодов подобласти и адреса устройства смены масштабов в IIBM где в соответствии со ступенчатым изменением масштабов происходит изменение на единицу элемента в нормализованной матрице порядков. При этом на входе всех усилителей 3 изменен на порядок коэффициент передачи по входу, соответствующий аналоговой переменной, в данном случае Х„, с помощью резисторов 2, включенных на входе усилителя 3.

Если соответствующий элемент в нормализованной матрице порядков, к которому прибавляется единица (так как аналоговая переменная Х возрастает), становится больше нуля, то производится перенормализация всей строки матрицы, где расположен этот элемент, Вынесенный из строки порядок добавляется к порядку соответствующего элемента в матрице порядков производных, Это изменение вызывает изменение соответствующих резисторов

2! и 22 в усилителе 6 и резисторов

2, включенных на входе усилителя 3.

Укаэанная информация передается из

ЦВМ по шинам 33 и 34 ввода кодов порядков и адреса порядка.

Аналогично происходит работа АЦВС при убывающей аналоговой переменной

Х„ (Х„) .

Таким образом, предлагаемая АЦВС позволяет расширить динамический диапазон машинных переменных практически до 10 (от 10 з до 10 ), что обеспечивает повьппение точности как минимум в 2-3 раза по сравнению с известными системами. Устройство автоматической смены масштабов, осуществляющее удержание машинной переменной в границах подобластел, не вносит запаздывая в решение, поскольку время его переключения лежит вне полосы частот моделируемых процессов.

Ф о рмула из о б р е т ения

1 . Аналого-цифровая вычислительная система, содержащая шины ввода адресной и числовой информации и решающие ячейки, каждая из которых содержит операционные усилители, о т—

7 13208 л и ч а ю щ а я с я тем, что, с целью повышения точности решения векторно-матричного уравнения X = AX + В с большими значениями элементов матрицы А и вектора-столбца В и расши5 рения диапазона изменения переменных, в каждую решающую ячейку введены первая и вторая группы из (и+1)-ro циф— роуправляемых резисторов (где п количество переменных), устройство 1!0 автоматической смены масштаба суммирования, устройство автоматической . смены масштаба интегрирования усилитель с управляемым коэффициентом усиления, блок переключения емкости, управляемый источник опорного напряжения и два весовых резистора,причем каждый из и цифроуправляемых резисторов первой группы подключен первым выводом к соответствующему 20 сигнальному входу решающей ячейки, а вторым выводом — к первому выводу соответствующего цифроуправляемого резистора второй группы, соединенного вторым выводом с входом первого 25 операционного усиления и первым выводом (и+1)-го цифроуправляемого резистора второй группы, второй вывод которого подключен к выходу первого операционного усиления, входу уст- 30 ройства автоматической смены масшта— ба суммирования и первому выводу (и+1)-ro цифроуправляемого резистора первой группы, соединенного вторым выводом с входом второго операцион- 35 ного усилеиия и выходом блока переключения емкости, сигнальный вход которого подключен к выходу усиления с управляющим коэффициентом усиления,. соединенного сигнальным входом 40 с выходом второго операционного усилителя, первым выводом первого весового резистора и сигнальным входом устройства автоматической смены масштаба интегрирования, подключенного 45 первым и вторым выходами к управляющим входам блока переключения емкости, а третьим., четвертым и пятым выходами — к входам управления знаком и стробирующему входу управляемого 50 источника опорного напряжения, соединенного выходом с вторым выводом первого весового резистора„ входом третьего операционного усилителя и первым вывоДом второго весового ре- 55 зистора, второй вывод которого подключен к выходу третьего операционного усилителя и сигнальному выходу

21 8 решающей ячейки, при этом управляющие и стробирующие входы 1ифрауправляемых резисторов первых групп ре— шающих ячеек соединены с шиной ввода кодов мантиссы и шиной ввода адресов мантиссы соответственно, управ-ляющие и стробирующие входы цифроуправляемых резисторов вторых групп и блоков выставки порядка решающих ячеек подключены к шине ввода кодов порядка и шине ввода адресов порядка соответственно, информационные выходы устройств автоматической смены масштаба суммирования и устройств автоматической смены масштаба интегрирования соединены с шиной вывода ко-дов номера подобласти, инициирующие выходы устройств автоматической смены масштаба суммирования и устройств автоматической смены масштаба интегрирования подключены к шине вывода адреса устройства автоматической смены масштаба, а сигнальные входы и сигнальные выходы решающих ячеек соединены между собой согласно топологии решаемой задачи.

2. Система по п.1, о т л и ч а ющ а я с я тем, что каждое устройство автоматической смены масштаба суммирования содержит блок фиксации границ поддиапазона, блок запуска ложного импульса, реверснвный счетчик, элемент ИЛИ и группу элементов И,соединенных выходами с информационными выходами устройства автоматической смены масштаба суммирования, первыми входами — с выходами разрядов реверсивного счетчика, а вторыми входами — с инициирующим выходом устройства автоматической смены масштаба суммирования и выходом элемента

ИЛИ, подключенного первым входом к первому выходу блока запрета ложного импульса и суммирующему входу реверсивного счетчика, а вторым входом — к второму выходу блока запрета ложного импульса н вычитающему входу реверсивного счетчика, соединенного выходом обнуления с управляющим входом блока запрета ложного импульса, подключенного информационными входами к импульсным выходам достижения минимума и максимума блока фиксации границ поддиапазона, вход которого соединен с входом устройства автоматической смены масштаба суммирования, рирования. хп я З6

Фие. 2

9 132

3. Система по и ° 1, о т л и ч а ющ а я с я тем, что каждое устройство автоматической смены масштаба интегрирования содержит блок фиксации границ поддиапаэона, реверсивный счетчик, элемент ИЛИ и группу элементов И, соединенных выходами с информационными выходами устройства автоматической смены масштаба интегрирования, первыми входами — с выходами раэрядов реверсивного счетчика, а вторыми входами — с инициирующим выходом устройства автоматической смены масштаба интегрирования и выходом элемента ИЛИ, подключенного первым входом к суммирующему входу реверсивного счетчика и импульсному выходу

0821

10 достижения максимума блока фиксации границ поддиапазона, соединенного входом с сигнальным входом устройства автоматической смены масштаба интегрирования, потенциальными выходами достижения максимума и минимумас первым и вторым выходами устройства автоматической смены масштаба интегрирования, а импульсным выходом

10 достижения минимума — с вторым входом элемента ИЛИ и вычитающим входом реверсивного счетчика, подключенного прямым и инверсным выходами знака и выходом обнуления — к третьему, чет15 вертому и пятому выходам устройства автоматической смены масштаба интег1320821

Фис. 3

Составитель С. Казинов

Техред Н. Глущенко

Редактор И. Касарда

Корректор С,Шекмар

Заказ 2660/52

Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4