Система передачи и приема информации рекуррентными последовательностями

 

Изобретение относится к технике передачи дискретной информации и обеспечивает повышение помехоустойчивости . Система содержит на перед ю- |цей стороне элемент И 1 , RS-триггер 2 управления, дешифратор 3, основной г .1 4- Передоёаемоя { информация Запрос с/ - Формо:4и напередоид т Начало передачи Конец передачи Ш 4711 iLrп Г 7Ьат Stu (Л со со 00 ниена nowveffiff (b(/

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (5!)4 Н 04 Ь 7 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

Переда

CfHQXlpffj7

pond

Фарна валера&

Начал передач вача аеаеда

7ЬлуР

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3963325/24-09 (22) 09,10.85

° (46) 15.09.87. Бюл. В 34 (72) И.И.Родькин, Н.В.Сова, В.П.Даценко, А.Н.Завьялов и В.И.Балябин (53) 621.394,662 (088.8) (56) Мартынов E.Ì. Синхронизация в системах передачи дискретных сообщений. М.: Связь, 1972, с.199-200, рис.11,10 и 11.11, (54) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ РЕКУРРЕНТНЫМИ ПОСЛЕЛОВАТЕ5!ЬНОСТЯМИ (57) Изобретение относится к технике передачи дискретной информации и обеспечивает повышение помехоустойчивости. Система содержит на передающей стороне элемент И 1, ЕВ-триггер

2 управления, дешифратор 3, основной

101

1338 блок 4 сумматоров по модулю два, передающий и-разрядный регистр 5 сдвига, генератор 6 тактовых импульсов, элементы ИЛИ 7, 8, п-канальный муль, типлексор 9, RS-триггер 10 режима передачи, счетчик 11 циклов, выделитель

12 фронта, дополнительный блок 13 сумматоров по модулю два, дешифратор

14 нулевого состояния регистра, а на приемной стороне — демодулятор 15, и-разрядный регистр 16 сдвига, основной приемный блок 17 сумматоров по модулю два, приемный дешифратор 18 концевой комбинации фазового пуска, счетчик 19 RSтриггер 20 управления режимом приема, RS-триггер 21 переключения вида приема, сумматор 22 по модулю два, эле мент И 23, элемент ИЛИ 24, дополнительный приемный блок 25 сумматоров по модулю два, блок 26 ключей, дешифратор 27 комбинации окончания передачи информатора, трехканальный мультиплексор 28> выделитель 29 фронта, счетчик 30 циклов и двухканальный мультиплексор 31. 1 ил, 1

Изобретение относится к технике передачи дискретной информации и может быть применено для сеансной передачи дискретной информации.

Цель изобретения — повышение помехоустойчивости системы.

На чертежe представлена структурная элен гри«еская схема системы. (;«.".ãема переда«и и приема информации рскуррентными последовательностями соде-ркит на перелаюший стороне элемент 1 И, RS-триггер 2 управления, дешифратор 3, основной блок 4 сумма1 торов по модулю два, передающий и— разрядный регистр 5 сдвига, генератор

6 тактовых импульсов, первый элемент

ИЛИ 7, второй элемент 11ЛИ 8, и-канальный мультиплексор 9, RS-триггер

10 режима передачи, счетчик 11 циклов, выделитель 12 фронта, дополнительный блок 13 сумматоров по модулю два и дешифратор 14 нулевого состояния регистра, а на приемной сторонедемодулятор 15, п-разрядный ре.гистр

16 сдвига, основной приемный блок 17 сумматоров по модулю два, приемный дешифратор 18 концевой комбинации фазового пуска, счетчик 19 зачетных отрезков, RS-триггер 20 управления режимом приема, RS-триггер 21 переключения вида приема, сумматор 22 по модулю два, элемент И 23, элемент

ИЛИ 24, дополнительный приемный блок

25 сумматоров по модулю два, блок 26 ключей, дешифратор 27 комбинации окончания передачи информации, трехканальный мультиплексор 28, выделитель фронта 29, счетчик 30 циклов и двухканальный мультиплексор 31, Сис.тема работает следующим образом.

В исходном состоянии на передающей стороне RS-zpv. г р 2 управления режимом приема находится в нулевом состоянии, что обеспе«ивает сигнал на его

10 инверсном выходе, который удерживает по установочному 11-выходу КЯ-триггер

10 режима передачи непосредственно, а передающий и-разрядный регистр сдвига — через первый элемент ИЛИ 7 в нулевом состоянии. При этом сигналом с инверсного выхода RS-триггера

10 режима передачи обеспечивается установка и удержание счетчика 11 циклов в нулевом состоянии и включе20 ние каналов Х и-канального мультиплексора 9. Нулевое состояние передающего и-разрядного регистра 5. сдвига дешифрируется дешифратором 14, сигнал с выхода которого при этом обеспечивает включение режима параллельной записи по Р/S входу управления режимом записи передающего и-разрядного регистра 5 сдвига. За счет включения ъ каналов Х и-канального мультиплексора

9 обеспечивается подключение на Jвход последовательной записи передающего и-разрядного регистра 5 сдвига основного блока 4 сумматоров по модулю два и на D-входы передающего и-разрядного регистра 5 сдвига сигнала с инверсного выхода к RS-триггера

13 38101

10 режима передачи. Поступающие на ! тактовый С-вход регистрл 5 и счетный

С-вход счетчика 11 циклов тактовые импульсы с выхода генераторл 6 тлкто5 вых импульсов не вызывают их работы из-эа наличия сигнала на их установочных К-входах. Описанное состояние

R âõoä

ToBbtx импульсов в разряды регистра 5. производится параллельная запись начальных условий рекуррентной последовательности фазового пуска. Установка начальных условий обеспечивается подачей на соответствующие D-входы разрядов регистра 5 сигнала с инверсного вьгхода RS-триггера 10 через

Х-каналы и-канального мультиплексора

9 и сигнала нл Р/S-вход регистра 5, По последующим импульсам от генератора 6 происходит выработка символов рекуррентной последовательности фазового пуска. Характер рекуррентной последовательности флэового пус.ка задается соответствующнм соединением сумматоров по моду<3ю два блока 4 сумматоров по модулю двл и соответствующим подключением к выходам разрядов регистра 5 сдвига. Процесс передачи последовательности флэового пуска длится до окончлния его периода. В момент окончлния периодл последовательности флэового пуска на выходе дешифрлторл 3 формируется сигнал, который через элемент И 1 и элемент

ИЛИ 8 поступает нл вьгход "Запрос информации нл передачу г<ередлющей части, установочный S-вход RS-триггера

10 и через элемент 3ШИ 7 нл установочный К-вход регигтрл 5. КБ-триггер

10 под действием эт< го сигнллл переключается, что обеспечивает включение каналов Y мультиплексора 9. Регистр

5 устанавливается в нулевое состояние, что обеспечивает нл Р/S-входе с выхода дешифраторл 27 сигнал включения режима параллельной записи в регистр 5. По сигналу Запрос информациип на входы Передаваемая информация" передающей части подаютсл значения комбинации передаваемой информации.

Практически это может осуществляться либо со стартстопного трансмиттера, либо с накопителя в виде буферной памяти. Сигналы с входов "Передаваемая информация через соответствующие Y-каналы мультиплексора 9 поступают нл D-входы разрядов регистра 5 сдвига. На Y-вход последовлтельHoli записи регистра 5 через первый канал мультиплексора 9 поступают сигналы с выхода блокл 13 сумматоров по модулю два. Под действием очередного тактового импульса от te«epaxo10 сохраняется до поступления сигнала с входа "Начало передачи" передающей 10 части, На приемной стороне при этом

RS-триггер 20 управления режимом приема и RS-триггер 21 переключения вида приема находятся также в нулевом состоянии, Сигнал с инверсного выхода 15

RS-триггера 20 обеспечивает включение каналов Х двухканального мультиплексора 31, а сигнал с инверсного выхода

RS-триггера 21 — включение каналов X трехканального мультиплексора 28 и ?0 установку и удержание в нулевом состоянии счетчика 30 циклов. Включение каналов Х трехканального мультиплексора 28 обеспечивает подключение к

Э-входу второго канала двухканального мультиплексора 31 и входу сумматора

22 по модулю два выхода основного приемного блока 17 сумматоров по модулю два, к установочному S-входу

RS-триггера 20 основного выхода счет- 30 чика 19 зачетных отрезков и к Y-входу ! первого канала двухканального мультиплексора 31 выхода приемного дешифратора 18 концевой комбинации фазового пуска, Включение каналов Х двухканального мультиплексора 31 обеспечивает подключение 3-входа последовательной записи приемного и-разрядного регистра 16 сдвига к выходу "Бит" синхронного демюдулятора 15 через второй канал двухканального мультиплексора 31 и отключение установочных

R- u S-входов соответственно RSтриггеров 20 и 21 по первому каналу мультиплексора 31. Таким образом

45 передающая часть оказывается подготовленной к передаче информации, начинающейся с передачи сигнала фазового пуска, а приемная часть — к приему информации, начинающемуся с приема сигнала фазового пуска.

Процесс передачи информации начинается с поступления сигнала с входа

"11лчлло передачи передающей части, при этом происходит установка по 55

S-входу RS-триггера 2 управления и разрешение работы передающего п-разрядного регистра 5 сдвига за счет е«г<тия удерживающего сигнала с его

133В101

55 ра 6 происходит запись в регистр 5 значений передаваемой информации в виде начальных условий М-последовательности, вырабатываемой н соответствии с обратными связями, задаваемыми соед«гнением сумматоров по модулю два Г>лока 13 сумматоров по модули два, и подключением его к соответ-ствующим выходам разрядов регистра

5 сдвига ° За счет снятия удерживающего сигнала с R-входа счетчика 11 циклон при установке RS-тригlера 10 счетчик 11 начинает подсчет импульсон, поступающих на его счетный Свход от генератора 6, Емкость счетчи-! ка 11 циклов устанавливается на еди1«ицу больше числа разрядов M-послед энательности. Передача значений

М-последовательности происходит до

It()FIIIJII MI«J» сигнала на выходе счетчика

11, фронт которого ныде.пяется ныделителем 12 фронта. Сигнал с выделителя

12 с»)ронча через элемент ИЛИ 7 устананл««н««ет н нулевое состояние регистр

5 сдн»га и пос)тупает на выход Запрос 1«1«форма««1«1«на передачу tie «! e J«i«K)щей сторо«н i, IT)JI» .том происход««т дополн««те;«ьное по>г«««рждение установки

i! э Б — нхtlJIIJ ".., >- I ри« гt ));i 10. Прс)цс с с ы

1»»t 0F T,l »»Щс й»i, с- l t(IIPII Ilt Реда«с FITo и и:«О» Jlt дующих Kt>t!01!It, t»èt» проте> ак)т т«i л с, I: к !»)»»с ред» I(»ерF»F)Il кс)ыб»на««1«1«, 3анс ринется передача

««»)даче» на FiKoJI Перс,;.:«наемая 111«фсэр>!

Mc1t0lF«с .IIt IП«а. IT I>!)1«1 с)ЫС)1«Наци««ОКОН«aItF«si tIt p«JJI,T«» iio сигналу запроса и сигнала tie вход Конец передачи" по сигналу 3ап)ос информации на передачу, еле,,ую«««е«»у пос:Ie передачи комб»нации окончания передачи, Сигнал посту.IRK>tt«IIA на синхронный демодулятор 15, который осуществляет вь«деление,значений посылок принимаемого сигнала. В процессе демодуляции

tI >! значений посылок на выходе Бит демодулятора форм«»руются сигналы посыяок, It fI синхроннь«е с сигналами на вь«ходе Такт демодулятора 15, Сигналы с выхода >Бит" демодулятора 15 поступают через второй канал мультиплексора 31 на 3-вход последовательной записи приемного регистра

16. По сигналам с выхода "Такт" демодулятора 15 производится запись значений демодулированного сигнала в разряды регистра 16, Основной приемный блок 17 сумматоров по модулю два н соответствии со значениями сигна> с)

«5

40 лов, записанными в регистр 16, вырабатывает сигналы, кс)торь«с через первый канал трехканального мульти»лексора 2В подаются для сравнения со значениями демoJ»yJI«pt)ltn««i«Fix сигналов в сумматоре 22 по модулю дна. Если искажения н линии связи отсутствуют, то после заполнения нсех разрядов регистра 16 на выходе основного приемного блока 17 значения сигналов будут соответствовать значениям демодулированных сигналов на выходе Бит! демодулятора 15. Это условлено тем, что на передающей и приемной сторонах использованы индентичные блоки 4 и 17 сумматорон по модулю дна и их точки »Одключения к выходам разрядов рег «строн 5 и 16, При совпадениях значен»й сигналон с нь«хода

"Бит" демодулятора 15 и блока 17 сумматорон по модулю два отсутствует сигнал на выходе сумматора 22 по модулю два, что пр»водит к эапрету про- хождения с it t 1«

>! . I! демодулятора 15 через элемент И 23

I и элемент ИЛИ 24 на установочный

R-вход счетчика 19 зачетных отрезков °

Счетчик 19 начинает счет сигналов !! >!

Такт, пос«упа«щ«нх i«a er О счетный

C-ВХОД с. ВЫХОД: » 7,«1»× ДЕМОДУ.«ЯтОРа

15, отме«ая чи<.ltt) II)>HHIIMdt Mt tx беэ исКажнний Раап>«ДС Н РЕ«сУРРЕНтНой ПОСЛЕд»>н;«тельности фазового пуска. Емкость счетчика 19 по основному выходу выбирается из услон««я обеспечения требуемой зс«1««иты от ложного приема фазового пуска. Безошибочный прием подряд идущих разрядов рекуррентной последовательности фазового пуска н числе, равном объему счетчика 19 зачетных отрезков, сопровождается формированием сигнала на его выходе. Ложные накопления сигналов н счетчике 19 исключается эа счет его устанонки .по

R-.âõîäó при каждом обнаружении 1«есоотнетстния сигналон на входах сумматора 22 по модулю дна. Сигнал с выхода счетчика 19 через второй канал трехканального мультиплексора 28 tioступает на установочный Б-вход RSтриггера 20.

При переклк енин кБ-триггера 20 включаются каналы « двухканального мультиплексора 31, при этом через второй канал мультиплексора 31 производится переключение 7-входа регистра

16 с выхода "Бит" демодулятора 15 на нход блока 17 сумма с.pt>i» »o модули

1338101 окончания ее периода и установки зна чсния, соответствующего первому такту

M-последовательности, Одновременно с этим на выходе счетчика 30 появляется сигнал, фронт которого выделяетю ся выделителем 29 фронта. Сигнал с выхода выделителя 29 фронта поступает на выход разрешение на получение информации приемной стороны, управляющий вход блока 21 ключей и установочные R- u S-входы соответственно

RS-триггеров 20 и 2 1, Изменение начальных условий генерирования M-последовательности приводит к циклическим перестановкам этой последовательности. Это свойс гво и используется при передаче информации, при этом каждой комбинации информации соответствует передача одной и той же М-последовательности с соответствующим этой комбинации сдвигом. При приеме эа счет записи в регистр 16 сдвига значений принимаемой

М-последовательност Г и индентичных точек подключения одинаковых блоков

13 и 25 сумматоров по модулю два соответственно к регистрам 5 и 16 продва, а через первый канал мультиплексора 31 — подключение установочных

R- u S-входов соответственно RSтриггеров 20 и 21 к выходу дешифратос ра 18. С этого момента регистр 16 работает в автономном режиме генерирования рекуррентной последовательности фазового пуска в соответствии с обратными связями своих выходов через 10 блок 17 сумматоров по модулю два, За счет подачи сигнала с прямого выхода

RS-триггера 20 через элемент ИЛИ 24 на установочный R-вход счетчика 19 последний устанавливается и удержива- 1r ется в нулевом состоянии. Работа регистра 16 в режиме автономной генерации рекуррентной последовательности фазового пуска продолжается до завершения периода последовательности, 20 при этом на выходах разрядов регистра

16 устанавливается комбинация, которая дешифрируется дешифратором 18 сигналом на его выходе ° Сигнал с выхода дешифратора 18 через третий ка- 26 нал мультиплексора 28 и первый канал мультиплексора 31 поступает на уста.— новочные R- u S-входы соответственно

RS-триггеров 20 и 21, Установка RSтриггсра 20 по К-входу вызывает пере- зб клнчение каналов мультиплексора 31 и снятие сигнала с установочного

К-входа счетчика 19, Установка RSтриггера 21 по S-входу приводит к включению каналов мультиплексора 28 и снятию сигнала с установочного

R-входа счетчика 30 подаваемого с инверсного выхода RS-триггера 21, Переключение мультиплексоров 3 1 и 28 приводят к следующему. Через первый 4П капал мультиплексора 28 выход дополнительного блока 25 сумматоров по модулю два подключается к Y-входу канала мультиплексора 31 и входу сумматора 22 по модулю два, через второй 4r канал мультиплексора 28 дополнительный выход счетчика 19 подключается к установочному S-входу RS-триггера

20, и выход счетчика 30 через выделитель фронта и третий канал мультиплексора 28 подключается к Y-входу первого канала мультиплексора 31.

Укаэанные переключения обеспечивают ус.тановленные синхронизации с М-последовзтельностью, передаваемой после передачи рекуррентной последовательности фазового пуска, Если принимаелые разряды И-последовательности не искажены, то после заполнения всех разрядов регистра 16 путем .записи в регистр 16 значений разряд в И-после доватсльности, поступанщпх г выхода

"Кит" демодулятора 15 на .J-vxnp peги TpB 16 через второй канал мультиплексора 31, на" выходе дополнительного блока 25 суммэторов по модулю два формируктся значения разрядов

И-последовательности, совпадающие с принимаемыми, В этом случае счетчик

19 начинает фиксировать прием зачетного отрезка И-последовательности.

Емкостью счетчика 19 по дополнительному,-выходу устанавливается длина зачетного отрезка, определяемая иэ условий обеспечения требуемой помехоб устойчивости приема информации. С момента переключения RS-триггера 21 счетчик 30 осуществляет счет тактовых импульсов, поступающих на его счетный С-вход с выхода Такт демодулятора 15. Емкость счетчика выбирается равной периоду М-последовательности, увеличенному на один такт.

После приема зачетного отрезка И-последовательности установленной длины на дополнительном выходе счетчика 19 появляется сигнал, который устанавливает по Я-входу К$-триггер 20. С зтого момента регистр 16 вырабатывает автономно М-последовательность до

1338!О!!

О исходит синхронизация вырабатываемой с помощью регистра 16 местной И-последовательности с принимаемой.

Синхронизация последовательностей обеспечивает формирование на выходах разрядов регистра 16 в первый тактовый интервал после последнего тактового интервала периода M-последовательности комбинации начальных условий, с которых генерировалась M-последовательность на передающей стороне. Отсчет интервалов, равных увеличенному на единицу периоду M-последовательности, обеспечивает счетчик 30.

Следовательно, в каждый момент вьщеления фронта выделителем 29 фронта с выхода разрядов регистра !Ь через блок 26 кл!очей на выходы Принятая информация приемной стороны поступает .комбинация, соответствующая комбинации передаваемой информации. Сигнал с выхода вьщелителя 29 фронта через третий канал мультиплексора ?8 и первый канал мультиплексора 31 производит установку по К-входу RS-триггсра 20 и подтверждение по S-входу состояния КБ-.триггера 21. Переключение К8-триггера 20 вызывает включение Х-каналов мультиплексора 31, что переводит прием><ую часть в <>ежим начала прис ма очередной информации.

Прием очередной к< мбинации информации про гекает анало< ично приему первой комбинации инфoðM÷««è после фа3<>ного пуска. Процесс приема информации завершается по приему комбинации о завершении передачи. Указанная комбинация дешифрируется дешифратором 2?, и сигнал с его выхода устанавливает по К-входу RS-триггер 2 1. Перс кл<очение КЫ-триггера 21 обеспечивает включение каналов Х мультиплексора

28 и установку и удержание по R-входу счетчика 30. Указанные переключения переводят приемную часть в режим приема сигнала фазового пуска, после приема которого становится возможным новый прием информации. формула изобретения

Система передачи и приема информа ции рекуррентными последовательностями, содержащая на передающей сторо не RS-триггер управления, S-вход которого является входом сигнала "Начало передачи", а К-вход — входом сигнала "Конец передачи <, генератор тактовых импульсов, выход которого подключен к С-входу передающего иразрядного регистра сдвига, выходы которого подключены к входам блока сумматоров по модулю два и дешифратора, выход которого подключен к первому входу элемента И, а на приемной стороне — RS-триггер управления режимом приема, RS-триггер переключения вида приема, сумматор по модулю два, элемент И, элемент ИЛИ, счетчик зачетных отрезков, демодулятор, вход которого является входом приемной стороны, тактовый выход подключен к

С-входу и-разрядного регистра сдвига, выходы которого подключен к входам приемного блока сумматоров по модулю два и приемного дешифратора концевой

2р комбинации, отличающаяся тем, что, с целью повышения помехоустойчивости, на передающей стороне введены дополнительный блок сумматоров по модулю два и дешифратор нуле25 лого состояния регистра, к входам которых подключены входы основного блока сумматоров по модулю два, выход которого соединен с Х,-входом введенного и-канального мультиплек3р сора, к У< -входу которого подключен выход дополнительного блока сумматоров по модулю два, первый элемент

ИЛИ, второй элемент ИЛИ, к первому входу которого подключен выход элемента И, последовательно соединенные

35 счетчик циклов и вьщелитель фронта, выход которого подключен к второму входу второго элемента ИЛИ, выход которого подключен к S-входу введенного

RS-триггера режима передачи и первому входу первого элемента ИЛИ, к второму входу которого подключен выход RSтриггера управления и вход триггера режима передачи, S-вход которого яв4 ляется входом Запрос информации на передачу, а прямой и инверсный выходы соединены г управляющими входами п-канального мультиплексора, (Х-1)-е входы которого подключены к инверсному выходу RS-триггера режима передачи, (У-1) входы являются входами Передаваемая информация, первый выход лнляется выходом передающей стороны и подключен к 3-входу передающего п-Разрядного Регистра сдвига, к Dвходам которого подключены (п-1)-е выходы fL-êàíàëüíîãî мультиплексора, к входу подключен в<<ход первого элемента ИЛИ, а к P S-входу подключен

13381

Составитель И.Грацианская

Техред И.Попович Корректор Л. Васкид

Редактор А.Огар

Заказ 4148/58 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 выход дешифратора нулевого состояния регистра, при этой второй вход элемента И и R-вход счетчика циклов подключены к инверсному выходу RS-тригt) гера режима передачи, а S-вход счетчика циклов подключен к выходу генератора тактовых импульсов, а на приемной стороне введены дополнительный приемный блок сумматоров по модулю два, блок ключей, дешифратор комбинаций окончания передачи информации, выход которого подсоединен к R-входу

RS-триггера переключения вида приема, трехканальный и двухканальный мультиплексоры, последовательно соединенные счетчик циклов и выделитель фронта, выход которого подключен к первому входу блока ключей, выход которого подключен к входам дешифратора ком- р0 бинации окончания передачи и является выходами сигналов принятия комбинации, к У -входу трехканального мультиплексора и является выходом сигнала разрешения на получение информации, 25 при этом к Х„-входу трехканального мультиплексора подключен выход основного приемного блока сумматоров по модулю два, к Y -входу — выход дополнительного приемного блока сумматоров 30

r по модулю два, к Х вЂ” и Y -входам— выходы счетчика зачетных отрезков, к Х -входу — выход приемного дешифратора концевой комбинации фазового пуска, а входы управления подключены соответственно к прямому и инверсноП1 12

1 му выходам RS-триггера переключения вида приема, S-вход которого соединен с первым выходом двухканального мультиплексора и R-входом RS-триггера управления режимом приема, инверсный и прямой выходы которого соединены соответственно с первым и вторым управляющими входами двухканального мультиплексора и через элемент KIH с К-входом счетчика зачетных отрез" ков, С-.вход которого подключен к тактовому выходу демодулятора и С-входу счетчика циклов, R-вход которого подключей к инверсному выходу RS-триггера переключения вида приема, а первый, второй и третий выходы трехканального мультиплексора соединены соответственно с У -выходом двухканального мультиплексора и первым входом сумматора по модулю два, второй вход которого и Х -вход двухканального мультиплексора подключены к выходу нБит" демодулятора, S-входу

RS-триггера управления режимом приема и Y -входу двухканального мульти< плексора, второй выход которого соединен с 3-входом и-разрядного регистра сдвига, выходы которого соединены с входами дополнительного приемного блока сумматоров по модулю два и блока ключей, причем к второму входу элемента ИЛИ подключен выход сумматора по модулю два через элемент

И, второй вход которого подключен к тактовому выходу демодулятора.