Устройство для контроля дешифратора

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных де1иифраторов. Цель изобретения - расширение функциональных возможностей за счет обеспечения возможности контроля дешифратора при изменении частоты входных кодов. Входы формирователей импульсов группы 6 соединены с соответствующими входами контролируемого дешифратора 10. Выходы формирователей импульсов группы 6 объединяются вторым элементом ИЛИ 7, выход которого соединен с .вторым входом элемента И 8. Первый выход контролируемого дешифратора 10 соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 и входом первого элемента задержки группы 1. На второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 поступает сигнал с входа 9 начала контроля устройства. При отсутствии сигнала на первом выходе контролируемого дешифратора 10 сигнал начала контроля проходит через первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 на соответствуюш,ий вход первого элемента ИЛИ 3, на первый вход элемента И 8, сигнал с выхода которого через интегратор 4 поступает на выход 5 неисправности устройства . Коды на вход контролируемого дешифратора 10 подаются в определенной последовательности. Поэтому следуюший единичный сигнал появится на втором выходе дешифратора 10,который соединен с входом второго элемента задержки группы 1 и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2, на втором входе которого к этому времени присутствует единичный сигнал с выхода первого элемента задержки группы 1. Таким образом, при правильной работе контролируемого дешифратора 10 на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 будет нулевой сигнал и на выходе 5 устройства не будет сигнала неисправности. Таким же образом осуш.ествляется проверка и остальных выходов контролируемого дешифратора 10. 2 ил. i (Л со со О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 06 F 1 26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4051642/24-24 (22) 07.04.86 (46) 07.09.87. Бюл. № 33 (72) А. А. Самчинский (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 918938, кл. G 06 F 11/26, 1980.

Авторское свидетельство СССР № 1149267, кл. G 06 F 1!/26, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных дешифраторов. Цель изобретения — расширение функциональных возможностей за счет обеспечения возможности контроля дешифратора при изменении частоты входных кодов.

Входы формирователей импульсов группы 6 соединены с соответствующими входами контролируемого дешифратора 10. Выходы формирователей импульсов группы 6 объединяются вторым элементом ИЛИ 7, выход которого соединен с вторым входом элемента И 8. Первый выход контролируемого дешифратора 10 соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 и входом первого элемента задерж„SU 1336012 А1 ки группы 1. На второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 поступает сигнал с входа 9 начала контроля устройства. При отсутствии сигнала на первом выходе контролируемого дешифратора

10 сигнал начала контроля проходит через первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 на соответствующий вход первого элемента ИЛИ 3, на первый вход элемента И

8, сигнал с выхода которого через интегратор

4 поступает на выход 5 неисправности устройства. Коды на вход контролируемого дешифратора 10 подаются в определенной последовательности. Поэгому следующий единичный сигнал появится на втором выходе дешифратора 10, который соединен с входом второго элемента задержки группы 1 а и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2, на втором входе ф которого к этому времени присутствует еди- Ю Ф ничный сигнал с выхода первого элемента задержки группы 1. Таким образом, при правильной работе контролируемого дешифратора 10 на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 будет нулевой сигнал и на выходе 5 устройства не будет сигнала неисправности. Таким же образом осу- (ф ществляется проверка и остальных выходов 1,р контролируемого дешифратора 10. 2 ил.

1336012

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля различных дешифраторов.

Цель изобретения — расширение функциональных возможностей за счет обеспечения возможности контроля дешифратора при изменении частоты входных кодов.

На фиг. 1 приведена функциональная схема устройства для контроля дешифратора; на фиг. 2 — временная диаграмма ра- 10 боты устройства.

Устройство для контроля дешифратора содержит группу 1 элементов задержки, группу 2 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ, первый элемент ИЛИ 3, интегратор

4, выход 5 неисправности устройства, группу 6 формирователей импульсов, второй элемент ИЛИ 7, элемент И 8, вход 9 начала контроля устройства. Кроме того, на фиг. 1 изображен контролируемый дешифратор 10, который не входит в состав устройства. 2р

Формирователи импульсов группы 6 могут быть реализованы, например, в виде дифференцирующих цепочек, предназначенных для формирования импульсов от перепада потенциала на соответствующих входах контролируемого дешифратора 10 при перехо- 25 де из состояний «1» в «О» и из «О» в «1».

Устройство работает следующим образом.

Последовательность кодовых комбинаций, поступающих на вход контролируемого дешифратора 10, выбирается так, что на выходах контролируемого дешифратора

10 появляются сигналы в заранее заданной последовательности. При каждом изменении входного кода на соответствующем выходе формирователя импульсов группы 6 появится короткий импульс определенной длительности т. Длительность сигнала на входе 9 устройства должна быть также т. Время задержки каждого элемента группы 1 должна составлять т.

Если одновременно с подачей на входы контролируемого дешифратора 10 первой ко- 4р довой комбинации на второй вход первого элемента ИСКЛЮЧАЮШЕЕ ИЛИ группы

2 по входу 9 начала контроля устройства подается импульс, при правильной работе контролируемого дешифратора 10 в течение длительности этого импульса на обоих вхо- 4> дах первого элемента ИСКЛЮЧАЮШЕЕ

ИЛИ группы 2 будут присутствовать сигналы логической единицы, а на входах остальных элементов ИСКЛЮЧАЮШЕЕ ИЛИ группы 2 будут присутствовать сигналы логического нуля, На всех выходах элементов ИСКЛЮЧАЮШЕЕ ИЛИ группы 2 будут сигналы логического нуля (во время действия импульса на входе устройства 9), на выходе элемента ИЛИ 3 и элемента И 8 — сигналы логического нуля, а на выходе интегратора 4— сигнал логической единицы, свидетельствующий об исправности дешифратора на пер2 вом шаге проверки. Интегратор 4 обеспечивает фильтрацию кратковременных выбросов на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 2 и элемента ИЛИ 3 вслед. ствие неидеальности совпадения во времени сигналов на выходах элементов группы 2. Интегратор 4 может быть выполнен в виде инвертора, на входе которого включен шунтирующий конденсатор.

Через время, равное периоду Т смены кодовых комбинаций, на входы контролируемого дешифратора 10 поступит вторая кодовая комбинация, в результате воздействия которой на втором выходе контролируемого дешифратора 10 появится сигнал и поступит на первый вход второго элемента ИСКЛЮЧАЮШЕЕ ИЛИ группы 2. В это же время на выходе второго элемента ИЛИ 7 появится следующий импульс длительностью т.

На выходе первого элемента задержки группы 1 логическая единица (сигнал с первого выхода контролируемого дешифратора 10) будет поддерживаться еще время т.

При этом во время действия импульсов на выходе элемента ИЛИ 7 на обоих входах второго элемента ИСКЛЮЧАЮШЕЕ ИЛИ группы 2 присутствуют сигналы логической единицы, а на остальных входах остальных элементов группы 2 — сигналы логического нуля. На выходе 5 неисправности устройства будет сигнал логической единицы.

Если контролируемый дешифратор 10 исправлен, в дальнейшем устройство для контроля дешифратора работает аналогично описанному.

При возникновении различных видов неисправностей в контроируемом дешифраторе

10 импульсы с его выходов и выходов соответствующих элементов задержки группы

1 не будут совпадать на соответствующих элементах ИСКЛЮЧАЮШЕЕ ИЛИ группы

2 (во время действия импульса на выходе второго элемента ИЛИ 7). При этом на выходе интегратора 4 появится сигнал логического нуля, что сигнализирует о сбое в работе дешифратора.

Устройство позволяет правильно контролировать работу дешифратора 10 при периоде Т смены кодовых комбинаций, большем длительности т импульсов формирователей группы 6.

Формула изобретения

Устройство для контроля дешифратора, содержащее группу элементов задержки, группу элементов ИСКЛЮЧАЮШЕЕ ИЛИ, первый элемент ИЛИ, интегратор, причем первые входы элементов ИСКЛЮЧАЮШЕЕ

ИЛИ группы являются группой информационных входов устройства для подключения к группе выходов контролируемого дешифратора, выходы элементов ИСКЛЮЧАЮШЕЕ

ИЛИ группы соединены с соответствую1336012 дь/,годы дешифращерд 80

Яы.гид злемеиma ИЛИ 7 дьитды элеиентоо задержки

Фиг. 2

Составитель В. Гречнев

Реда кт ор П. Ге ре ш и Техред И. Верес Корректор С Черни

Заказ 3803/44 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, K — 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 шими входами первого элемента ИЛИ, второй вход первого элемента ИСКЛЮЧАЮШЕЕ ИЛИ группы является входом начала контроля устройства, выход каждого i-го элемента задержки группы соединен с вторым входом (i+ 1) -го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы (ic i<(n — 1), где п — количество выходов контролируемого дешифратора), выход интегратора является выходом неисправности устройства, отличаю- О щееся тем, что, с целью расширения функциональных возможностей путем обеспечения возможности контроля дешифратора при изменении частоты входных кодов, в него введены группа формирователей импульсов, элемент И и второй элемент ИЛИ, причем вход каждого i-го элемента задержки группы объединен с первым входом i-го элемента ИСКЛЮЧАЮШЕЕ ИЛИ группы, выход первого элемента ИЛИ соединен с первым входом элемента И, выход которого соединен с входом интегратора, входы формирователей импульсов группы являются группой входов синхронизации устройства для подключения к группе информационных входов контролируемого дешифратора, выходы формирователей импульсов группы соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с вторым входом элемента И.