Буферное запоминающее устройство

 

Изобретение относится к вычислительной технике, а именно к запо- М1шающим устройствам, и может быть использовано в системах сбора, пере дачи и обработки информации. Целью изобретения является повышение быстсл с со со ot 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Ai (19) (11) (5)) 4 С .11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (2 1) 40669 29/2 4-24 (22) 03. 04. 86 (46) 07. 09.87, Бюл. № 33 (72) В.П.Невский (53) 681.327.66 (088,8) (56) Авторское свидетельство СССР № 888202, кл. G 11 С 19/00, 1961..

Авторское свидетельство СССР

¹ 1075310, кл. G 11 С 19/00, 1984, (54) БУФЕРНОЕ 3АПО11ИНА)ДЦЕЕ УСТРОИСТВО (57) Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в системах сбора, передачи и обработки информации. Целью изобретения является повьппение быст1336118

Родеиствия устройства. Устройство содержит накопитель 1, регистры 2„2, счетчик 3 адреса записи, счетчики 4„ -4 считывания, блок 5 задания приоритетов обращений, счетчики 6,—

6 слов. Элементы И 7„. — 7, триггеры 8,-8 управления сигналом обраще" ния,.дешифраторы 9„ -9, триггеры

101-10 управления формированием ap„ реса считывания, дополнительные элементы И 11 -11, блоки 12„ - 12, элементов И, элементы 13 13 задержки, блоки 14, -14 элементов НЕ, Изобретение относит.ся к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано в системах сбора, передачи и обработки информации.

Цель изобретения — повышение быстродействия устройства, Сущность изобретения заключается в следующем. Заполнение накопителя 10 осуществляется словами, записываемыми . последовательно формируемым адресам. При появлении первого слова для какого-то из направлений его адрес фиксируется в соответствующем 15 счетчике адреса считывания, а в счетчике слов фиксируется величина сво бодного массиванакопителя (в словах), в пределах которого будет записываться информация данного направления, Та- 2g ,ким образом, при считывании информации по одному из запросов (направлений) нет необходимости перебирать все адреса, начиная с нулевого, Достаточно осуществить поиск, начиная 25 с адреса первого слова данного на-.. правления.

На чертеже изображена функциональная схема устройства.

Устройство содержит накопитель 1, 30 регистры 2. 1-2m, счетчик 3 адре са записи, счетчики 4.1-4m адресов считывания, блок 5 задания приоритетов обращений, счетчики 6.1-6m слов, элементы И 7.1-7m, триггеры 8.1-8m управления сигналом обращений, дешифраторы 9.1-9m, триггеры 10,1-10ш управления формированием адреса счипервый 15 и второй 16 управляющие входы устройства, входы 17„— 17 обращений. Устройство может осуществлять выдачу любых наборов информационных слов на каждое иэ направлений по мере поступления от них запросов эа информацией. При этом для обслуживания одного из направлений нет необходимости в просмотре всего объема накопителя — поиск нужной информации осуществляется, начиная с адреса первого слова соответствующего направления, 1 ил. тывания, дополнительные элементы И

11. 1-11ш, блоки И 12, 1-12m элементов, элементы 13.1-13m задержки, блоки

14.1-14m элементов НЕ, первый 15 и второй 16 управляющие входы устройства, входы 17.1-17m запросов.

Число регистров 2, счетчиков 4 адресов считывания, счетчиков 6 слов, элементов И 7, триггеров 8 управле-. ния сигналом обращения, дешифраторов 9, триггеров 10 управления формированием адреса считывания, дополнительных элементов И 11, блоков 12 элементов И, элементов 13 задержки, блоков 14 элементов НЕ, входов 17 запросов соответствует числу направлений m, по которым выдается информация из буферного запоминающего устройства.

Число элементов в блоках 12 и !4 составляет 1о8 и, где n — число слов, которое может быть записано в накопитель.

Устройство работает следующим образом.

В исходном состоянии (в начале очередного сеанса обмена) триггеры

10 управления формированием адреса считывания установлены в единичное состояние, а все счетчики обнулены (цепи установа не показаны). Принадлежность слова к соответствующему выходному информационному направлению определяется по коду нескольких разрядов слова, которые поступают на дешифраторы 9 с накопителя 1, 1336118

При записи информации в накопитель 1 слово сопровождается управляющим сигналом на первом 15 управляющем входе устройства, Например, поступившее слово пред-. назначено для i-го направления выдачи информации. В соответствии с кодом и управляющим сигналом на первом выходе дешифратора 9i формируется 10 сигнал высокого уровня, который поступает на второй вход дополнительного элемента И 11д,на первом .входе которого присутствует сигнал высокого уровня с выхода триггера 10i управ-15

1 ления формированием адреса считывания. Сигнал высокого уровня с выхода дополнительного элемента И 11i по ступает на вход элемента 13i задерж.ки и управляющие входы блока 12i 20 элементов И, где разрешает прием информации с выхода счетчика 3 адреса записи, При поступлении сигнала на первый управляющий вход 15 уст- . ройства на нервом выходе блока 5 за- 25 дания приоритетов формируется сигнал высокого уровня, который поступает на вход счетчика 3 адреса записи и разрешает передачу его содержимого на адресный вход накопителя 1 и ин- 30 формационные входы блоков 12 элементов И, Первое слово записывается по нулевому адресу . Код адреса записи первого слова i-ro направления с выходов блока 12i элементов И поступает на вторые входы счетчика 4i адреса считывания и входы блока 14i элементов НЕ. С выходов блока 14i элементов НЕ обратный код адреса записи поступает на вторые входы счетчика 40

6i слов.

Таким образом, в счетчике 4i адреса считывания будет зафиксирован адрес первого слова, предназначенного для i-го направления (в данном случае 00...0), а в счетчике 6i словколичество слов, среди которых может .оказаться информация i-направления (в данном случае 11... 1).

Сигнал с выхода элемента 13i задержки (время задержки выбирается достаточным для занесения информации в счетчики адреса записи и счетчики слов, но меньшим времени действия сигнала на входе счетчика адреса записи) поступает на вход триггера. 10i управления формированием адреса считывания и переводит его в нулевое состояние. Сигнал низкого уровня с выхода триггера 10i поступает на первый вход дополнительного элемента И

11i. Таким образом исключается занесение информации счетчика 3 адреса записи в счетчик адреса записи и счет. чик слов при записи очередного (не первого) слова для i-го направления.

По заднему фронту сигнала, поступающего на его вход, счетчик 3 адреса записи увеличивает свое содержимое на единицу. Очередное слово записывается по новому адресу.

Информация на запись может посту-, пать либо в виде отдельных слов. либо в виде группы слов для различных направлений. Например, для i-ro направления поступает десять слов подряд, а затем следует слово для

k-ro направления. В соответствии с кодом и управляющим сигналом на первом выходе дешифратора 9k формируется сигнал высокого уровня, который поступает на второй вход дополнительного элемента И 11k на первом входе которого присутствует сигнал высокого уровня с выхода триггера 10k уп.равления формированием адреса считы-. вания, Сигнал высокого уровня с выхода дополнительного элемента И 111с поступает на вход элемента 13k задержки и управляющие входы блока.121с элементов И, где разрешает прием информации с выхода счетчика 3 адреса записи. При поступлении сигнала на первый управляющий вход 15 устройства на первом выходе блока 5 задания приоритетов формируется сигнац высокого уровня, который поступает на вход счетчика 3 адреса записи и разрешает передачу его содержимого на адресный вход накопителя 1 и информационные входы блоков 12 элементов И. Слово записывается по данному адресу, Код адреса записи первого слова k-го направления с выходов блока 12k элементов И поступает на вторые входы счетчика 4k адреса считывания и входы блока 14 элементов

НЕ, С выходов блока 141с элементов

НЕ обратный код адреса записи поступает на вторые входы счетчика 6k слов.

Таким образом, в счетчике 4k адреса считывания будет зафиксирован адрес первого слова,- предназначенного для k-го направления (в данном случае 0...01010), а в счетчике 6k— слов количество слов, среди которых

1336118 может оказаться информация k-го направления (в данном случае 1 ° ., 10101). Среди ранее. записанных (до появления первого слова k-ro направления)

5 слов информации k-го направления быть не может. Сигнал с выхода элемента 13k задержки поступает на вход триггера 10k управления формированием адреса считывания и перево- 10

- дит его в нулевое состояние. Сигнал низкого уровня с выхода триггера 10 поступает на первый вход дополнительного элемента И llk. Таким образом исключается занесение информации 15 счетчика З.адреса записи в счетчик адреса записи и счетчик слов при записи очередного слова k-го направления. Дальнейшее функционирование устройства при записи инфорации 20 в накопитель аналогично pGccMQTDBH.

HOMjj °

В ходе записи в счетчиках 4,1,—,4m фиксируются адреса первых слов, а.в счетчиках 6. 1-6m — количество слов, 25 в пределах которых может находиться информация соответствующих направле" ний, Как только значение счетчиков 6 становится не равным нулю, сигналы разрешения с их выходов поступают на вторые входы соответствующих элементов И 7 — подтверждается наличие в накопителе 1 информации для соот-. ветствующих направлений, При поступлении запросов по входам 17 запросов соответствующие триггеры 8 переводятся в единичное состояние и сигналы высокого уровня с их выходов поступают на третьи входы соответствую- 40 щих элементов И 7.

При появлении сигнала на втором управляющем входе 16 устройства (он поступает на первые входы элементов

И 7.1-7ш) сигналы высокого уровня с выходов элементов И 7, соответствующих направлениям выдачи информа-. ции, от которых поступил запрос и для которых в накопителе есть информация, поступают на соответствующие входы блока 5 задания приоритетов обращений, Блок 5 задания приоритетов выделяет из поступивших сигналов старший по приоритету (наиболее приоритетное направление) и формирует сигнал на соответствующем выходе.

Например, наиболее приоритетным является k-e направление. Сигнал с одного из выходов блока 5 задания приоритетов обращений поступает на первые входы счетчиков 6k слов и счетчиков 4k адреса считывания и вход дешифратора 9k. По данному сигналу осуществляется подключением счетчика 4k к адресным входам накопителя 1 и считывание первого слова информации k-го направления. Считанное слово с выхода накопителя l поступает на первые входы регистров

2,1-2m, а код слова — на входы дешифраторов 9.1-9m. При наличии сигнала с соответствующего выхода блока 5 задания приоритетов обращений дешифратор 9k по коду формирует сигнал на втором выходе, Сигнал с второго выхода дешифратора 9k поступает на вторые входы регистра 2k и триггера 8k, Триггер 8k переводится в нулевое состояние. Разрешается прием слова в регистр 2k (выдача информации по k-му направлению), По заднему фронту сигнала, поступившего на первые входы, счетчик 4k адреса считывания увеличивает. а счетчик 6k п уменьшает свое содержимое на единицу,, Таким образом осуществляется однократный обмен с наиболее приоритетным направлением, формирование адреса очередного обращения к накопителю и снятие запроса. До поступления очередного запроса k-ro направления име-. ется воэможность организовать однократный обмен со следующим по приоритету направлением. При поступлении оче едного запроса k-го направления с появлением очередного сигнала на втором 16 управляющем входе устройства начинается поиск очередного слова информации k-направления, Если информация записывается в виде группы слов, то происходит считывание очередного слова аналогично тому, как производится считывание первого.

Если же информация записывается в виде отдельных слов для различных направлений, то может оказаться, что очередное считанное слово не принадлежит k-му направлению. В этом случае в данном такте на втором выходе дешифратора 9k сигнал не формируется, считанное. слово в регистр 2k не принимается и триггер 8k в нулевое состояние не переводится, Содержимое счетчика 4k адреса считывания увеличивается, а содержимое счетчика 61 слов уменьшается на единицу. В оче1336118 формула изобретения

Буферное запоминающее устройство, содержащее накопитель, информацион- ч0 ные выходы которого подключены к информационным входам регистров, а адресные — к выходам счетчика адреса записи и счетчиков адреса считывания, счетчики слов, триггеры управления сигналом обращения,.элементы И и блок задания приоритетов обращения, адресный выход которого соединен с входом счетчика адреса записи, информационные выходы блока 40 . задания приоритетов обращения соединены с информационными входами счетчиков адреса считывания и счетчиков слов, управляющий вход блока задания приоритетов обращений является первым управляющим входом устройства, информационные входы блока задания приоритетов обращений подключены к выходам элементов И, первые входы

Составитель В.фо кина

Редактор А.Козориэ Техред И.Попович

Корректор С,Черни

Заказ 4051/50 Тираж 589 Подпи сно е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

f13035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 редном такте запрос М-го направления остается наиболее приоритетным и поиск продолжается — считывается очередное слово информации. Считывание производится до тех пор, пока не будет считано слово для k-го направления или же содержимое счетчика 6k слов не станет равным нулю, что означает отсутствие информации k-го 10 направления в накопителе 1, При нуле- вом состоянии счетчика 6 сигнал с его выхода закрывает элемент И 7k и блокирует воэможность обслуживания запросов k-ro направления, 15

Предлагаемое устройство может осуществлять выдачу любых наборов информационных слов на каждое из направлений по мере поступления от них запросов за информацией, При этом 20 для обслуживания одного из направлений нет необходимости в просмотре всего объема накопителя — поиск нужной информации осуществляется начиная с адреса первого слова соответствующего направления. которых объединены и являются вторым управляющим входом устройства, вторые входы элементов И соединены с выходами соответствующих счетчиков слов, третьи входы — с выходами соответствующих триггеров управления сигналом обращения, установочные входы которых являются входами обраще-ния устройства, информационными выходами к о торо го я вляют ся выходы регистров, о тли ч ающе е ся тем, что, с целью повышения быстродействия устройства, в него введены дешифраторь1, триггеры управления формированием адреса считывания, дополнительные элементы И, блоки элементов И, элементы задержки, блоки элементов НЕ, выходы которых соединены со счетными входами соответствующих счетчиков, слов, а входы - со счетными входами соответствующих счет. чиков адреса считывания и с выходами соответствующих блоков элементов И, первые входы которых объединены и подключены к выходу счетчика адреса записи, а вторые входы — с выходами .соответствующих дополнительных элементов И и входами соответствующих элементов задержки, выходы которых подключены к входам соответствующих триггеров управления формированием адреса считывания, выходы которых соединены с первыми входами соответствующих дополнительных элементов.И, вторые входы которых подключены к первым управляющим выходам соответствующих дешифраторов, вторые управляющие выходы которых соединены с входами сброса соответствующих триггеров и управляющими входами регистров, первые информационные входы дешифраторов подключены к информационным выходам накопителя, вторые информационные входы — к первому управляющему входу устройства, а третьи . информационные входы — к информационным выходам блока задания приоритетов обращений.

Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство Буферное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике и цифровой автомати- .ке и может быть использовано для сопряжения вычислительных устройств различного быстродействия между со-

Изобретение относится к электронной технике и может быть использовано в устройствах а:%томатического управления и контроля реализуемых на основе интегральных дискретно-аналоговых микросхем

Изобретение относится к вычислительной технике, в частности к устройствам контроля функциональных электрических узлов

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена

Изобретение относится к вычислительной технике и может быть применено при разработке запоминающих устройств для упорядоченного хранения и выдачи информации

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации

Изобретение относится к запоминающим устройствам и может быть испильяовано в качестве буферного запомшающего устройства систем сбора, регистрации и обработки измерительной информации

Изобретение относится к вычислительной те.хнике и может быть использовано в устройствах хранения информации

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления, работающих в условиях воздействия помех

Изобретение относится к сдвиговым регистрам, включающим в себя множество каскадированных ступеней, каждая из которых имеет входной вывод и выходной вывод

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств и устройств диагностирования

Изобретение относится к устройству обращения циклического сдвига и/или обращенного перемежения данных

Изобретение относится к программируемому материалу памяти и к ячейке памяти, содержащей указанный материал памяти, в частности к тонкопленочной ячейке памяти

Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных автоматических управляющих устройств, а также в устройствах диагностирования

Изобретение относится к области вычислительной техники и может быть использовано при построении универсальных и специализированных управляющих устройств, а также в устройствах диагностирования

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики
Наверх