Регистр сдвига с самоконтролем

 

Изобретение относится к вычислительной технике, в частности к устройствам контроля функциональных электрических узлов. Целью изобретения является, сокращение оборудования и повышение достоверности функционирования. Регистр сдвига содержит/ контролируемый регистр 1, элемент 2 свертки по модулю два, триггер 3,. элемент И 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5. Обнаруживаются ошибки в любом количестве разрядов регистра сдвига в режиме хранения, а также ошибки в любом разряде и в любом нечетном количестве разрядов при сдвиге информа-. ции. В регистре обеспечивается контроль информации в регистре как при хранении, так и при сдвиге информации . 1 йл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИК (1Е (11) (51) 4 С 11 С 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ госудАрственный комитет ссср

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 0THPblTPM (21) 3972481/24-24 (22) 30.09.85 (46) 23.08.87. Бюп. Р 31 (72) В.П.Дикий (53) 681.327 ° 66(088.8) (56) Авторское свидетельство СССР

Ф 799018, кл. 0 11 С 29/00, 1978.

Авторское свидетельство СССР

Р 813434, кл. G 06 F 11/20, 1979.

1 (54) РЕГИСТР СДВИГА С САМОКОНТРОЛЕМ (57) Изобретение относится к вычислительной технике, в частности к устройствам контроля функциональных электрических узлов. Целью изобретения является. сокращение оборудования и повышение достоверности функциони- рования. Регистр сдвига содержит контролируемый регистр 1, элемент 2 свертки по модулю два, триггер 3, элемент И 4, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

5. Обнаруживаются ошибки в любом количестве разрядов регистра сдвига в режиме хранения, а также ошибки в любом разряде и в любом нечетном количестве разрядов при сдвиге информации. В регистре обеспечивается контроль информации в регистре как при хранении, так и при сдвиге информации. 1 ил.

1 !

Изобретение относится к вычислительной технике, в частности к устройствам контроля функциональных электрических узлов.

Цель изобретения — сокращение оборудования и повышение достоверности функционирования регистра сдвига с самоконтролем.

На чертеже приведена функциональная схема устройства.

Устройство содержит контролируемый регистр 1; элемент 2 свертки по модулю два, триггер 3, элемент И 4 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, первый и второй входы которого соединены соответственно с выходом и информационным входом треггера 3, причем вход синхронизации триггера 3 соединен с первым синхронизирующим входом 6 устройства, вход синхронизации регистра 1 сдвига и второй вход элемента

И 4 соединены с вторым синхронизирующим входом 7 устройства, вход управления параллельной записью регистра

1 сдвига соединен с входом 8 устройства, информационные входы параллельной записи регистра 1 сдвига являются информационными входами 9 устройства, выход элемента И 4 является выходом 10 ошибки устройства, выход последнего разряда регистра 1 сдвига является информационным выходом 11 устройства, соединенного также с информационным входом последовательной записи регистра 1 сдвига.

Устройство работает следующим о6разом.

В исходном состоянии после подачи. на вход 8 устройства импульса параллельной эаниси на выходы регистра 1 сдвига запишется информация, находящаяся в это время на входах 9 устройства. Далее на вход 6 устройства подается импульс, по которому в триггер 3 запишется информация с выхода элемента 2 свертки по модулю два. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 будет логический нуль, так как информация на обоих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 после прохождения импульса на входе 6 устройства будет оди-. накова. Соответственно на выходе 1О устройства будет присутствовать логический нуль, означающий отсутствие ошибки в регистре 1.

Считывается информация из регистра l сдвига на выходе 11 устройства.

32381

При сдвигах информации в регистре ! сдвига, которые происходят по каждому импульсу на входе 7 устройства (перепаду из состояния логической единицы в состояние логического ну-. ля), количество единиц на выходах регистра 1 сдвига не изменяется, так как выдвигаемый разряд по обратной, связи через информационный вход сдвига регистра 1 сдвига записывается в первый разряд регистра 1 сдвига. Соответственно сигнал на вьжоде элемента 2 свертки по модулю два не изменяется и сигнал ошибки на выходе 10 устройства отсутствует.

При сбоях в работе регистра 1 р сдвига, приводящих к изменению числа единиц на выходах (искажение информации в любом разряде либо в любом нечетном количестве разрядов одновременно, либо в любом количестве разрядов в разные моменты времени), информация на выходе элемента 2 свертки по модулю два изменяется, что ведет к изменению информации на вьжоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и на выходе элемента И 4. В результате на выходе

10 устройства появляется логическая единица, означающая наличие ошибки в работе регистра l сдвига. Причем сигнал ошибки на выходе 10 устройства может появиться. только тогда, когда на втором входе элемента И 4 присутствует логическая единица, При наличии на этом входе логического нуля ошибка блокируется. Возможность кратковременного изменения информации на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 не приведет к появлению ложного сигнала ошибки на выходе 10, так как после прохождения переднего фронта импульса на входе 7 устройства (перепада от уровня логической единицы до уровня логического руля) на этом входе и, следовательно, на втором входе элемента И 4 присутствует логический нуль.

После окончания импульса на входе

7 устройства (восстановления уровня логической единицы) блокировка сигнала ошибки снимается и, если при последнем сдвиге произошел сбой в работе сдвигового регистра, то на выходе !

О устройства появится сигнал ошибки.

Таким образом, за счет введения элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соответствующих связей в схему контроля реФормула изобретения

Составитель А. Яковлев

Техред Л.Сердюкова Корректор С. Черни

Редактор С. Пекарь

Заказ 3839/48

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з

13 гистра сдвига обеспечивается упрощение схемы устройства, а также блокирование ложных сигналов ошибки, возникающих в результате переходных процессов в схеме, что приводит к повышению достоверности результата контроля сдвигового регистра и сокращению оборудования.

Регистр сдвига с самоконтролем, содержащий элемент свертки по модулю два, входы которого соединены с выходами контролируемого регистра сдвига, триггер и элемент И, о т л и ч а юшийся тем, что, с целью сокращения оборудования и повышения достоверности функционирования; в него введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,. выход которого соединен с первым входом элемента И, первый вход элемента

32381

ИСКЛЮЧАЮНЕЕ ИЛИ соединен с выходом триггера, а второй вход элемента ИСКЛЮЧАЮЦЕЕ ИЛИ соединен с информацион5 ным входом триггера и выходом элемента свертки по модулю два, вход синхронизации триггера является первым входом синхронизации устройства, вход синхронизации регистра сдвига и второй вход элемента И являются вторым синхронизирующим входом устройства, вход управления параллельной записью регистра сдвига является входом записи информации устройства, информационные входы параллельной записи регистра сдвига являются информационными входами устройства, выход элемента И является выходом ошибки устройства, выход последнего разряда регистра сдвига соединен с информационным входом последовательной записи регистра и является информационным выходом устройства.

Регистр сдвига с самоконтролем Регистр сдвига с самоконтролем Регистр сдвига с самоконтролем 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении оперативных запоминающих устройств с тестовым самоконтролем

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть применено для контроля блоков постоянной памяти, выполненных на больших интегральных схемах

Изобретение относится к вычислительной технике и может быть использовано при контроле регистров сдвига

Изобретение относится к вычислительной те.хнике и может быты использовано при со: дании систем памяти с повышенной функциональной надежностью

Изобретение относится к вычислительной технике и может быть использовано для тестового контроля регистров сдвига

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам с самоконтролем, и может быть применено для контроля блоков модульной памяти при однонаправленном характере модульных ошибок

Изобретение относится к вычислительной технике и может быть использовано для повьшения надежности хранения информации

Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена

Изобретение относится к вычислительной технике и может быть применено при разработке запоминающих устройств для упорядоченного хранения и выдачи информации

Изобретение относится к вычислительной технике и может быть использовано в устройствах хранения информации

Изобретение относится к запоминающим устройствам и может быть испильяовано в качестве буферного запомшающего устройства систем сбора, регистрации и обработки измерительной информации

Изобретение относится к вычислительной те.хнике и может быть использовано в устройствах хранения информации

Изобретение относится к области автоматики и может быть использовано в качестве регистра сдвига или распределителя импульсов

Изобретение относится к вычислительной технике-и может быть ис- , пользовано при построении специализированных устройств для упорядоченного хранения и выдачи информации по безадресному принципу

Изобретение относится к области вычислительной техники и может быть использовано при построении буферных запоминающих устройств

Изобретение относится к области вычислительной техники и может быть иснользовано для сдвига двоичных кодов, у которых справа от каждой единицы следует не менее двух нулей

Изобретение относится к вычислительной технике и может быть использовано в различных цифровых устройствах, работающих в условиях воздействия помех
Наверх