Устройство для контроля логических блоков

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано для проверки логических схем цифровых узлов ЭВМ. Целью изобретения является расширение функциональных возможностей за счет возможности задания любой временной диаграммы сигналов возбуждения входных контактов проверяемого блока. Цель достигается путем введения в блок управления устройства узла временных задержек, а в каждый блок формирования входных воздействий - мультиплексора , информационные входы которого подключены к выходам узла временных задержек, а адресные входы - к выходам счетчика, код на котором определяет время появления сигнала в соответствии с временной диаграммой работы проверяемого узла. 1 ил. (Л со 00 со ел О5 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (59 4 06 F 11 26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

5. 1.Ю

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1,1 „

ИБЛ" (2 t) 4017138/24-24 (22) 04.02.86 (46) 23.09.87. Бюл. ¹ 35 (72) В.В.Меркуль, В.И.Фомич и Н.Н.Кузьмин (53) 68 1.3 (088.8) К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (56) Авторское свидетельство СССР ¹ 955074, кл. С 06 F 11/09, 1980.

Авторское свидетельство СССР № 1228109, кл. G 06 Р 11/26, 1984. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для проверки логи80 1Ый6В А 1 ческих схем цифровых узлов ЭВМ. Целью изобретения является расширение функциональных возможностей за счет возможности задания любой временной диаграммы сигналов возбуждения входных контактов проверяемого блока. Цель достигается путем введения в блок управления устройства узла временных задержек, а в каждый блок формирования входных воздействий — мультиплексора, информационные входы которого подключены к выходам узла временных задержек, а адресные входы — к вьмодам счетчика, код на котором определяет время появления сигнала в соответствии с временной диаграммой рабоЖ ты проверяемого узла. 1 ил.

9568

30

50

1 33

Изобретение относится к вычислительной технике и автоматике и может быть использовано для проверки логических схем цифровых узлов ЭВМ.

Цель изобретения — расширение функциональных возможностей за счет реализации воэможности задания любой временной диаграммы сигналов возбуждения входных контактов контролируемого блока.

На чертеже представлена функцио— нальная схема устройства.

Устройство содержит контролируе— мый блок 1, каналы 2. . .2n входных воздействий, группу 3 триггеров ошибок, элемент ИЛИ-НЕ 4, блок 5 индикации, генератор 6 тестов, блок 7 памяти тестов, счетчик 8 байтов, дешифратор 9, блок 10 управления, триггеры

11 и 12, элемент ИЛИ 13, элемент 14 сравнения, элементы И 15 и 16, эле— мент ИЛИ 17, элементы И 18 — 22„ элементы ИЛИ 23 и 24, триггер 25, блок

26 хранения временных задаржек, счетчик 27, мультиплексор 28.

Устройство включается в работу при поступлении сигнала "Пуск" ° Данный сигнал осуществляет сброс счетчиков

8 и 27 и устанавливает через элемент

ИЛИ 23 триггер 25 в единичное состояние. Сигнал с выхода триггера 25 включает в работу генератор 6, Сигналы с выходов генератора 6 возбуждают информационные входы блока 7 (выходы

1, ° ..,8) и его синхровход (выход 9).

Под управлением сигналов с выходов счетчика 8 производится последовательное побайтовое занесение информации в блок 7. Байт (и+1) является байтом команд.

В устройстве реализуется выполнение следующих команд: задания выходных контактов проверяемого блока (команда Т), задания временных задержек сигналов на контактах проверяемого блока (команда ТТ), тестового контроля проверяемого блока (команда III) и окончания контроля (команда IV).

При установке в разрядах поля управления блока 7 команды I (единичный сигнал на входе 1 дешифратора 9) сигHGJIOM переполнения счетчика 8 осуществляется открытие элемента И 18 и в каналах 2 входных воздействий триггеры 11 устанавливаются в состояние, соответствующее коду в разрядах (F Р ) блока 7. Таким образом, производится разделение контактов в проверяемом блоке 1 на выходные (состояние "О" триггеров 11) и входные (состояние " 1" триггеров 11).

При установке в разрядах поля упуправление блока 7 команды II (единичный сигнал на входе 2 дешифратора

9) сигналом переполнения счетчика 8 осуществляется возбуждение через элемент И 19 счетных входов счетчиков

27 в каналах 2 входных воздействий, и, в случае наличия на каких-либо выходах поля тестов блока 7 единичных сигналов, счетчики 27 в соответствующих каналах 2 входных воздействий изменяют свое состояние на "1".

С целью задания различных временных задержек в каналах 2 входных воздействий команда II должна повторяться г раз. После окончания последней команды II каналы 2 входных воздействий подготовлены для выполнения команд III.

При установке в разрядах управления блока 7 команды III (единичный сигнал на выходе 3 дешифратора 9) сигналом переполнения счетчика 8 производится открытие элемента И 20, сигнал с выхода которого производят запуск блока 26 хранения временных задержек и устанавливает через элемент ИЛИ 24 триггер 25 в нулевое состояние. Последним осуществляется останов генератора 6.

Сигналы с выходов (1,...,r) блока

26 хранения временных задержек последовательно возбуждают информационные входы мультиплексоров 28. Время появления сигналов на выходе мультиплексоров 28 определяется кодами, установленными на соответствующих счетчиках 27. Сигналы с выходов мультиплексоров 28 устанавливают триггеры

12 в состояние, соответствующее тестовому коду, установленному на блоке

7, тем самым производится через элемент ИЛИ 13 возбуждение соответствующими сигналами входных контактов проверяемого блока 1. Одновременно сигналами с выходов мультиплексоров 28 возбуждаются соответствующие элементы

И 15 и через элемент ИЛИ 17 производится установка соответствующих триггеров ошибок 3 в состояние "1" при несравнении на схемах 14 сигналов на контактах 1 на выходах соответствующих разрядов блока

7 памяти тестов, з

Сигналом с выхода (г+1) блока 26 хранения временных задержек открываются элементы И 16 в каналах 2, обслуживающих входные контакты проверя5 емога блока 1. Сигналы с выходов элементов И 16 через элемент ИЛИ 17 устанавливают в единичное состояние соответствующие триггеры ошибок, при несравнении сигналов на входных контактах проверяемого блока 1 и сигналов на выходах соответствующих разрядов блока 7 памяти тестов.

Сигналом с выхода (г+2) блока 26 хранения временных задержек на эле- 15 менте И 22 осуществляется анализ состояния триггеров 3 ошибок и, в случае отсутствия ошибок, сигналом с выходы элемента И 22 производится установка через элемент ИЛИ 23 триггера 25 в 2р единичное состояние, т,е. производится запуск генератора 6 для выдачи последующей информации тестовой проверки. При установке в разрядах поля управления блока 7 команды IV (еди- 25 ничный сигнал на выходе 4 дешифратора 9) сигналом переполнения счетчика

8 осуществляется возбуждение элемента

И 21, сигнал с выхода которого через элемент ИЛИ 24 устанавливает в нуле- 30 вое состояние триггер 25, и генератор 6 останавливается, что соответствует окончанию работы по контролю блока 1.

35

Устройство для контроля логических блоков, содержащее генератор тестов, блок памяти тестов, счетчик бай- 4О тов, дешифратор, группу триггеров ошибки, элемент ИЛИ-НЕ, блок индикации, и каналов входных воздействий (п — число входов) выходов контролируемого логического блока, блок упра- 45 вления, который содержит блок хранения временных задержек, три элемента

И, триггер, два элемента ИЛИ, а каждый -й канал входных воздействий (i=1. ..n) содержит два тРиггера, два элемента И, два элемента ИЛИ, элемент сравнения, причем информационные входы блока памяти тестов соединены с выходами генератора тестов, выход признака синхронизации которого 55 соединен с синхровходом блока памяти тестов и счетным входом счетчика байтов, разрядные выходы которого соединены с адресными входами блока памяти

Формула изобретения тестов, выходй поля управления которого соединены с информационными входами дешифратора, первый и второй выходы которого соединень.. с первыми входами первого и второго элементов

И блока управления соответственно, выход второго элемента И блока управления соединен с первым входом первого элемента ИЛИ блока управления, выход которого соединен с входом сброса триггера блока управления, выход которого соединен с входом разрешения генератора тестов, вход пуска устройства -соединен с первым входом второго элемента ИЛИ блока управления, входом сброса счетчика байтов и входами сброса триггеров ошибки группы, выход второго элемента ИЛИ блока управления соединен с входом установки триггера блока управления, выход переполнения счетчика байтов соединен с вторым входом первого элемента И блока управления, выходы поля тестов блока памяти тестов соединен с D-входами первых и вторых триггеров соответствующих каналов входных воздействий, выход первого элемента И блока управления соединен с вторым входом первого элемента ИЛИ блока управления и с входом синхронизации блока хранения временных задержек, выход признака начала регистрации. отрезка которого соединен с прямыми входами первых элементов И всех каналов входных воздействий, выходы первых и вторых элементов И всех каналов входных воздействий соединены с первыми и вторыми входами первых элементов ИЛИ соответствующих каналов входных воздействий, выходы первых элементов ИЛИ всех каналов входных воздействий соединены с входами соответствующих триггеров ошибки группы, выходы которых соединены с входами блока индикации и элемента ИЛИ-НЕ, выход которогс соединен с первым входом третьего элемента И блока управления, выходы вторых триггеров всех каналцв входных воздействий соединены с первымк входами вторых элементов ИЛИ одноименных каналов входных воздействий, выходы вторых элементов ИЛИ всех каналов входных воздействий соединены с первыми входами элементов сравнения одноименных каналов входных воздействий и являются выходами устройства для подключения к входам-выходам контрслируемого логического блока, выходы элементов

133 сравнения всех каналов входных воздействий соединены с D-входами соответствующих триггеров группы, выход третьего элемента И блока управления соединен с вторым входом второго элемента ИЛИ блока управления, о т л и— ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет реализации возможности задания любой временной диаграммы сигналов возбуждения входных контактов контролируемого блока, блок управления содержит четвертый и пятый элементы И, а каждый из каналов входных воздействий содержит мультиплексор и счетчик, причем выход переполнения счетчика байтов соединен с вторым входом второго элемента И, с первЫми входами четвертого и пятого элементов И блока управления, вторые входы которых соединены с четвертым и пятым выходами дешифратора соответ— ственно, выход четвертого элемента И блока управления соединен с С-входами первых триггеров всех каналов входных воздействий, выходы первых триггеров всех каналов входных воздействий соединены с вторым входом второго элемента ИЗТИ, первым входом второго элемента И и инверсным входом

9568 первого элемента И одноименных каналов входных воздействий, вторые входы элементов сравнения всех каналов входных воздействий соединены с соот5 ветствующими выходами поля тестов блока памяти тестов и с входами разрешения счетчиков одноименных каналов входных воздействий, разрядные g выходы которых соединены с адресными входами мультиплексоров соответствующих каналов входных воздействий, выходы мультиплексоров всех каналов входных воздействий соединены с С-вхо15 дами вторых триггеров и вторыми входами вторых элементов И одноименных каналов входных воздействий, информационные входы мультиплексоров всех каналов входных воздействий соединены

20 с группой выходов поля времени задания подачи входных воздействий блока хранения временных задаржек, выход признака начала контроля которого соединен с вторым входом третьего эле25 мента И блока управления, выход пятого элемента И блока управления соединен со счетным входом счетчиков всех ,каналов входных воздействий, входы сброса этих счетчиков соединены с входом пуска устрой— ства.

1339568

Составитель А,Сиротская

Техред М.Дидык Корректор А.Тяско

Редактор E,Папп

Заказ 4223/39 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4