Устройство управления записью-считыванием информации для полупроводникового запоминающего устройства

 

Изобретение относится к полупроводниковым ЗУ и может быть использовано для создания БИС ОЗУ на биполярных транзисторах. Цель изобретения повьшение быстродействия устройства управления записью-считыванием (устройства выборки кристалла) за счет уменьшения логических перепадов. Устройство содержит пятнадцать ключевых п-р-п-транзисторов, одиннадцать опорных диодов, десять токоограничительньк резисторов и девять источников тока. Поставленная цель достигается за счет введения в устройство четырех ключевых п-р-п-транзисторов, семи опорных диодов, восьми токоограничительных резисторов и одного источника тока. Три входа устройства управляются сигналами с ТТЛ-уровнями, а на четырех выходах формируются ЭСЛ-выходные сигналы. 1 табл. 2 ил. € сл

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECflYE JlHH

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ СУЮФ-.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К д BTOPCKOMV СВИДЕТЕЛЬСТВУ (21) 4053277/24-24 (22) 08.04,86 (46) 15.01.88. Бюл. Ф 2 (72) И.В.Черняк, Е.В.Григорьев и А.С.Попель (53) 681.327.66(088.8) (56) Техническая документация

И63.487.046-05 03.

Техническая документация

ПГФ3.487.067 03. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ЗАПИСЬЮСЧИТЫВАНИЕМ ИНФОРМАЦИИ ДЛЯ ПОЛУПРОВОДНИКОВОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА (57) Изобретение относится к полупроводниковым ЗУ и может быть использовано для создания БИС ОЗУ на биполярных транзисторах. Цель изобретения—

„„SU„„1367040 А 1 (51)4 G 11 С 7/00 повышение быстродействия устройства управления записью-считыванием (устройства "выборки кристалла") за счет уменьшения логических перепадов, Устройство содержит пятнадцать ключевых п-р-п-транзисторов, одиннадцать опорных диодов, десять токоограничительных резисторов и девять источников тока. Поставленная цель достигается за счет введения в устройство четырех ключевых п-р-п-транзисторов, семи опорных диодов, восьми токоограничительных резисторов и одного источника тока. Три входа устройства управляются сигналами с ТТЛ-уровнями, а на четырех выходах формируются ЭСЛ-выходные сигналы. 1 табл. 2 ил.

20

55

Изобретение относится к полупроводниковым запоминающим устройствам (ЗУ) и может быть использовано для создания больших интегральных схем (БИС) биполярных ЗУ.

Цель изобретения — повышение быстродействия устройства.

На фиг.1 приведена принципиальная схема устройства; на фиг.2 — временные диаграммы функционирования устройства.

Устройство содержит первый — третий входы 1-3 управления, первый— четвертый выходы 4-7, первый 8 и вто- 15 рой 9 ключевые транзисторы, первый источник 10 тока, общую шину 11 устройства, третий 12 и четвертый 13 ключевые транзисторы, второй источник 14 тока, пятый 15 и шестой 16 ключевые транзисторы, третий источник

17 тока, первый — третий опорные диоды 18-20, первый токоограничительный резистор 21, шину 22 питания устройства, четвертый — шестой опорные дио- 25 ды 23-25, второй — четвертый токоограничительные резисторы 26-28, седьмой — девятый опорные диоды 2931, пятый — седьмой токоограничительные резисторы 32-34, седьмой 35 и З0 восьмой 36 ключевые транзисторы, восьмой токоограничительный резистор

37, девятый ключевой транзистор 38, десятый опорный диод 39, четвертый источник 40 тока, опорный одиннадца35 тый .диод 41, пятый источник 42 тока, десятый 43 и одиннадцатый 44 ключевые транзисторы, шестой источник 45 тока, девятый 46 и десятый 47 токоограничительные резисторы, двенадца- 40 тый 48 и тринадцатый 49 ключевой транзисторы, седьмой источник 50 тока, четырнадцатый 51 и пятнадцатый

52 ключевой транзисторы, восьмой 53 и девятый 54 источники света, шестнадцатый 55 ключевой транзистор, две-, надцатый 56 и тринадцатый 57 диоды, одиннадцатый токоограничительный резистор 58, семнадцатый ключевой транзистор 59, двенадцатый токоограничительный резистор 60, четырнадцатый опорный. диод 61, тринадцатый токоограничительный резистор 62, пятнадцатый 63 и шестнадцатый 64 опорные диоды, четырнадцатый — шестнадцатый токоограничительные резисторы 65-67, восемнадцатый ключевой транзистор 68, семнадцатый 69 и восемнадцатый 70 токоограничительные резисторы, деся40 2 тый источник 71 тока, девятнадцатый ключевой транзистор 72, семнадцатый

73 и восемнадцатый 74 опорные диоды.

Устройство работает следующим образом.

При поступлении на первый 1 и второй 2 входы устройства входного напряжения низкого уровня, а на.третий вход 3 устройства входного напряжения высокого уровня (что соответствует режиму записи "1") от источника питания по шине 22 через резистор 28, диоды 31, 23, 24 и 25 начинает протекать ток в шину 14 нулевого потенциала устройства. За счет протекания этого тока потенциал на базе транзистора 15 становится выше потенциала базы ключевого транзистора 16 на величину падения напряжения на прямосмещенном диоде 31. Ток источника 17 тока переключает транзистор 15 и создает падение напряжения на резисторе

69, на котором формируется сигнал низкого логического уровня. На восьмом токоограничительном резисторе 37 формируется сигнал высокого логического уровня. На базу четырнадцатого ключевого транзистора 51 через транзистор 72 поступает напряжение низкого уровня, а на базу транзистора

48 через транзистор 38 поступает напряжение высокого уровня. Ток источника 45 тока переключает транзистор

48 и создает падение напряжения на резисторе 46, на котором формируется снгнал низкого логического уровня, который через транзистор 52 поступает на второй выход 5 устройства. На резисторе 47 формируется сигнал высокого логического уровня, который через транзистор 49 поступает на первый выход 4 устройства.

При поступлении на первый вход 1 устройства входного напряжения высокого уровня, а на второй вход 2 устройства входного напряжения низкого уровня (что соответствует режиму считывания) от источника питания по шине 22 через резистор 62, диоды 63 и

64, транзистор 68, резистор 66, включенный параллельно переходу база— коллектор транзистора 68, и резистор

67, включенный параллельно переходу. база — эмиттер транзистора 68, причем номинал резистора 66 в два раза меньше номинала резистора 67, в шину 11 начинает протекать ток. За счет протекания этого тока потенциал на базе

13670 транзистора 59 становится выше потенциала на базе транзистора 13 на величину, равную половине падения напряжения на прямосмещенном переходе база — эмиттер ключевого транзистора

68. Ток второго источника 14 тока переключается в транзистор 59, создает падение напряжения на резисторе 60, и на выход 7 устройства поступает выходное напряжение низкого уровня, а на выход 6 устройства поступает выходное напряжение высокого уровня.

Начинает протекать также ток от источника питания по шине 22 через резистор 26, диоды 29, 23, 24 и 25 в шину 11 устройства. За счет протекания этого тока потенциал на базе транзистора 8 становится выше потенциала на базе транзистора 9 на величину падения напряжения на прямосмещенном диоде 29. Ток источника 10 тока переключает транзистор 8 и создает падение напряжения на резисторе

32, на котором формируется сигнал 25 низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уровня. На базу транзистора 43 через транзистор 35 и диод

41 поступает напряжение низкого уров- З0 ня, а на базу транзистора 44 через транзистор 36 и диод 39 поступает напряжение высокого уровня. Резисторы 46 и 47, а также диоды 73 и 74 выполняются идентичными. Цепь образоУ

35 ванная последовательным соединением резистора 46 и диода 73, идентична цепи, образованной последовательным соединением резистора 47 и диода 74, а так как они соединены параллельно, то ток источника 45 тока делится по-. ровну между ними и создает равные падения напряжения на резисторах 46 и

47. Через транзисторы 49 и 52 на первый 4 и второй 5 выходы устройства поступают сигналы равного напряжения, уровень которого является средним между уровнями записи,- сигнал считывания.

При поступлении на вход 1 устройства входного напряжения низкого уровня, а на вход 2 устройства входного напряжения высокого уровня (что соответствует режиму хранения) от источника питания по шине 22 по цепи

55 резистор 58, диоды 57, 23, 24 и 25, а также по цепи резистор 27, диоды

30, 23, 24 и 25 в шину 11 текут токи, вследствие чего потенциалы на базах

40 транзисторов 55 и 12 становятся выше потенциалов на базах соответственно транзисторов 9 и 13 на величины падений напряжения на прямосмещенных диодах 57 и 30 соответственно.

Ток источника 14 тока переключает транзистор 12, создает падение напряжения на резисторе 34, и на выход 6 устройства поступает выходное напряжение низкого уровня. На выход 7 устройства поступает выходное напряжение высокого уровня.

Ток источника 10 тока переключает транзистор 55 и создает падение напряжения на резисторе 32, на котором формируется сигнал низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уровня. На базу транзистора 43 через транзистор 35 и диод 41 поступает напряжение низкого уровня, а на базу транзистора 44 через транзистор 36 и диод 39 поступает напряжение высокого уровня. Ток источника 45 тока протекает через транзистор 44, создает равное падение напряжения на резисторах 46 и 47. Через транзисторы 49 и

52 на первый 4 и второй 5 выходы устройства поступают сигналы равного на пряжения (сигналы считывания).

При поступлении на первый 1 и второй 2 входы устройства входного напряжения высокого уровня (что соответствует режиму хранения) потенциал на базе транзистора 12 выше потенциала на базе транзистора 13 на величину, равную падению напряжения на прямосмещенном диоде 30, и выше потенциала на базе транзистора 59 на величину, равную разности падения напряжения на прямосмещенном диоде 30 и половине падения напряжения на прямосмещеннном переходе база — эмиттер .транзистора 68. Ток источника 14 тока по— прежнему течет через транзистор 12, и на выход 6 устройства поступает выходное напряжение низкого уровня, а на выход 7 устройства поступает вьгходное напряжение высокого уровня.

Ток первого источника 10 тока делится поровну между идентичными транзисторами 8 и 55, потенциалы на базах которых равны, создает падение напряжения на резисторе 32, на котором формируется напряжение низкого логического уровня. На резисторе 33 формируется сигнал высокого логического уровня. На базу транзистора 43 через

1367040! транзистор 35 и диод 41 поступает напряжение низкого уровня, а на базу транзистора 44 через транзистор 36 и диод 39 поступает напряжение высркога уровня, Ток источника 45 тока попрежнему протекает через транзистор

44, на выходы 4, 5 устройства .попрежнему поступают сигналы равного напряжения (сигналы считывания).

При протекании тока от источника питания по шине 22 через резистор 65, диод 64, транзистор 68, резисторы 66 и 67 на катоде диода 63 формируется постоянное напряжение, равное сумме падений напряжения на прямосмещенном диоде 64 и полутора падений напряжений на прямосмещенном переходе — база — эмиттер ключевого транзистора . 68, так как номинал шестнадцатого то- 20 коограничительного резистора 67 в два раза больше номинала резистора

66. Это напряжение не зависит от уровня входного напряжения по входу

1 устройства. 25

Схема управления запоминающего ,устройства представлена в таблице, Формула изобретения

ЗО

Устройство управления записью-считыванием информации для полупроводникового запоминающего устройства, содержащее с первого по пятнадцатый ключевые транзисторы, с первого по

35 одиннадцатый опорные диоды, с первого по десятый токоограничительные резисторы и с первого по девятый источники тока, причем эмиттеры первого и второго ключевых транзисторов соединены с первым выводом первого источника тока, эмиттеры третьего и четвертого ключевых транзисторов — с первым выводом второго источника тока, эмиттеры пятого и шестого ключевых транзис- 45 торов — с первым выводом третьего источника тока, базы первого, третьего ,и пятого ключевых транзисторов,соединены соответственно с анодами перво-, го, второго и третьего опорных диодов, катоды которых подключены соответственно к первому, второму и третьему входам устройства, базы второго, четвертого и шестого ключевых транзисторов соединены с первым выводом первого токоограничительного резистора и анодом четвертого опорного диода, катод которого соединен с анодом пятого опорного диода, катод которого соединен с анодом шестого опорного диода, катод которого соединен с шиной нулевого потенциала устройства, аноды первого, второго и третьего опорных диодов соединены соответственно с первыми выводами вто-. рого, третьего и четвертого токоограничительных резисторов и с анодами седьмого, восьмого и девятого опорных диодов, катоды которых соединены соответственно с базами второго,.четвертого и шестого ключевых транзисторов, коллекторы первого, второго и четвертого ключевых транзисторов соединены соответственно с первыми выводами пятого, шестого и седьмого токоограничительных резисторов, коллекторы первого и второго ключевых транзисторов соединены соответственно с базами седьмого и восьмого ключевых транзисторов, коллекторы которых подключены к шиНе питания устройства, коллектор шестого ключевого транзистора соединен с первым выводом восьмого токоограничительного резистора и базой девятого ключевого транзистора, коллектор которого соединен с шиной питания устройства, эмиттеры седьмого и восьмого ключевых транзисторов соединены соответственно с анодами одиннадцатого и десятого опорных диодов, катоды которых соединены соответственно с первыми выводами пятого и четвертого источников тока, эмиттеры десятого и одиннадцатого транзисторов соединены с первым выводом шестого источника тока, коллектор двенадцатого и база тринадцатого ключевых транзисторов соединены с первым выводом девятого токоограничительного резистора, а коллектор четырнадцатого и база пятнадцатого ключевых транзисторов — с первым выводом десятого токоограничительного резистора, база двенадцатого ключевого транзистора соединена с первым выводом седьмого источника тока, эмиттер тринадцатого ключевого транзистора и первый вывод восьмого источника тока являются первым выходом устройства, а эмиттер пятнадцатого ключевого транзистора и первый вывод девятого источника тока — вторым выходом устройстца, вторые выходы всех источников тока соединены с шиной нулевого потенциала устройства, вторые выводы с первого по седьмой и девятого и десятого токоограничительных резисторов и колЪ

Входы Выходы Режим работы

ОЗУ

4 5 6 7

1)2(3

0 0 0 0 1 0 i Запись "О"

0 0 1 1 0 0 1 Запись "1"

1 0 х m m 1 0 Считывание

0 1 х m m 0 1 Хранение

1 1 х m m 0 1 Хранение

13670 лекторы тринадцатого и пятнадцатого транзисторов соединены с шиной питатания устройства, о т л и ч а ю щ е- е с я тем, что, с целью повышения быстродействия, в него введены четыре ! ключевых транзистора, восемь опорных диодов, восемь токоограничительных резисторов, десятый источник тока, причем коллектор и эмиттер шестнадца- 10 того ключевого транзистора соединены соответственно с коллектором и эмиттером первого ключевого транзистора, а база — с анодами двенадцатого и тринадцатого опорных диодов, катоды 1б которых соединены соответственно с вторым входом устройства и базой второго ключевого транзистора, первый вывод одиннадцатого токоограничительного резистора соединен с анодом две- э0 надцатого опорного диода, эмиттер, коллектор и база семнадцатого ключевого транзистора соединены соответ ственно с эмиттером третьего ключевого транзистора, четвертым выходом устройства и анодом четырнадцатого опорного диода, катод которого соединен с первым входом устройства, первый вывод двенадцатого токоограничительного резистора соединен с 30 четвертым выходом устройства, а первый вывод тринадцатого токоограничительного резистора — с базой семнадцатого ключевого транзистора и анодами четырнадцатого и пятнадцатого опорных диодов, первый вывод четырнадцатого токоограничительного резистора — с катодом пятнадцатого и анодом шестнадцатого опорных диодов, катод,которого соединен с первым выво- 4р .дом пятнадцатого токоограничительного резистора и коллектором восемнадцатого ключевого транзистора, эмит40 8 тер которого соединен с первым выводом десятого источника тока, первым выводом шестнадцатого токоограничивающего резистора и шиной нулевого потенциала устройства, а база — с вторыми выводами пятнадцатого и шестнадцатого токоограничивающих резисторов, коллектор девятнадцатого клю-, чевого транзистора соединен с шиной питания устройства, эмиттер — с базой четырнадцатого ключевого транзистора и вторым выводом десятого источника тока, база девятнадцатого ключевого транзистора соединена с коллектором пятого ключевого транзистора и первым выводом семнадцатого токоограничивающего резистора, второй вывод которого соединен с вторым выводом восьмого и первым выводом восемнадцатого токоограничивающих резисторов, аноды семнадцатого и восемнадцатого опорных диодов соединены соответственно с базами тринадцатого и пятнадцатого ключевых транзисторов, а катоды соединены с коллектором одиннадцатого ключевого транзистора, база которого соединена с катодом десятого опорного диода, база двенадцатого ключевого транзистора соединена с эмиттером девятого ключевого транзистора, эмиттеры двенадцатого и четырнадцатого ключевых транзисторов соединены с коллектором десятого ключевого транзистора, база которого соединена с катодом одиннадцатого опорного диода, коллекторы третьего и четвертого ключевых транзисторов являются третьим выходом устройства, вторые выводы с одиннадцатого по четырнадцатый и восемнадцатого токоограничивакяцих резисторов соединены с шиной питания устройства.

1367040 ах с

abtI с

Составитель В.Лапшинский

Техред И.Попович Корректор С. Шекмар

Редактор М.Циткина

Заказ 6843/49 Тираж 590 :Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035., Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4