Устройство для вычисления квадратного корня

 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях . Целью изобретения является расширение класса решаемых задач за счет возможности вычисления квадратного корня комплексного переменного. Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 регистры, сумматоры-вычитатели 5-14 с первого по десятый, сдвигатели 15-20 с первого по шестой, первый 21 и второй 22 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, тактовый вход 23, вход 24 первой модификации номера итерации, вход 25 второй модификации номера итерации, вход 26 номера итерации. 1 ил. (Л со :D со

СОВХОЗ СОЕ|ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (И) (504 G 0 F 7 4 7 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 4 144528/24-24 ° (22) 10.11.86 (46) 23.05.88. Бюп. || 19 (71) Кировский политехнический институт (72) А.Н.Чуватин (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 1007103, кл. G 06 F 7/552, 1981.

Рабинович З.Л., Раманаускас В.А.

Типовые операции в вычислительных машинах. — К.: Техника, 19801 с.236, рис.51. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ (57) Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Целью изобретения является расширение класса решаемых задач эа счет воэможности вычисления квадратного корня комплексного переменного.

Устройство содержит первый 1, второй

2, третий 3 и четвертый 4 регистры, сумматоры-вычитатели 5-14 с первого по десятый, сдвигатели 15-20 с первого по шестой, первый 21 и второй 22 элементы ИСКЛ|ОЧАЮЩЕЕ ИЛИ, тактовый вход 23, вход 24 первой модификации номера итерации, вход 25 второй модификации номера итерации, вход 26 номера итерации. 1 ил.

1397904 где А,, В

E < (-1,+1j

40

50 (л+ 1) к= л/2

/2 для нечетных л, для четных л, (n+2) л=1,2, ° „..,,2n °

Результаты:

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных вычислителей, Целью изобретения является расширение класса решаемых, задач за счет возможности вычисления квадратного корня комплексного переменного.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый 1, второй 2, третий 3 и четвертый 4 регистры, первый 5, второй 6, третий 7, четвертый 8, пятый 9, шестой 10, седь-15 мой 11, восьмой 12, девятый 13 и десятый 14 сумматоры-вычитатели, первый 15, второй 16, третий 17, четвертый 18, пятый 19 и шестой 20 сдвигатели, первый 21 и второй 22 элементы

ИСКЛЮЧАЮЙЕЕ ИЛИ, тактовый вход 23, вход 24 первой модификации номера итерации, вход 25 второй модификации номера итерации, вход 26 номера итерации.

Устройство работает следующим образом.

Устройство реализует следующий алгоритм вычисления функции Г7. комплексного переменного Е=X+jY, Начальные условия: А =Y, В =Х, С =Y D. =Х. ф °

Итерации:

Е =ЗНАК (A„), л (+1, если В„(1, A =A -Е В 2 +Р А 2 -E

h+1 n h h ь h л

-2.к+ 1

P В 2

-К+1 a+i

B„+ B E A 2 л д

-2к+1 л 2

-к -к

ф,, =ф-E D 2 +Єф2

-г, -к

0„... =Dn+E„C 2 +ЄЄ2

С „=((-Х+(Х +Y ), . )/2

2 i(i/z

В2„ii=((+X+(X +Y ) ) /21

С „, и Р являются соответст2п+1 t14i венно мнимои и действительной частями функции комплексного переменного

l 12 2 2 !12

/Е=(Х+)7) =((+Х+(Х +Y ) ) /2 1 +

+j ((-Х+(Х +Y ) ) /2 7 соответственно мнимая (ордината вектора) и действительная (абсцисса вектора) части комплексного переменного (B+jА) приближения аргумента Е=X+jY к единице 1+jO на л-м шаге алгоритма, соответственно мнимая (ордината вектора) и действительная (абсцисса вектора) части комплексного переменного (D+jС) приближения функции на л-м.шаге алгоритма, оператор направления изменения аргумента (угла вектора) комплексного переменного (B+jA) и (D+jC) на л-м шаге алгоритма, опер ат ор направления изменения модуля (длины вектора) комплексного переменного (B+jA) и (D+jC) на л-м шаге алгоритма, сквозной номер шага от начала вычислений! номер выполняемой итерации количество разрядов в дробной части числа, количество выполняемых итераций с двойными шагами, разрядность устройства, включая разряд в целой части числа и знаковый.

А 2п+- =О

В2„+,=1, 1

Область значения аргумента:

0(l Xt 1, 0(IYt (1. з

Область значения функции:

0=/L (X+(X+Y ) )/2З / /((1+2 ) /2 3 / °

2 Я 1И И

0(/((+Х+(Х +Y ) )/2 j c .(((1+2 ) /2 7 / .

В соответствии с кодом (к-1) первой модификации величины сдвига в первом 15 и втором 16 сдвигателях выполняется сдвиг предыдущих значений соответственно мнимой А и действил тельной В „ частей комплексного переменного на (к-1) разрядов вправо, т.е. на выходах первого 15 и второго 16 сдвигателей формируются велиВ исходном положении в регистрах находятся следующие данные: в первом регистре 1 — мнимая часть Y комплексного аргумента Z во втором регистре

2 — действительная часть Х комплексного аргумента Z в третьем регистре

3 — мнимая часть У комплексного аргумента Z; в четвертом регистре 4— действительная часть Х комплексного аргумента Z.

Устройство работает циклически.

На л-м шаге на тактовый вход 33 устройства подается синхросигнал, на вход 26 номера итерации — номер к выполняемой итерации, на вход 24 пер1 вой модификации номера итерации код (к-1) первой модификации величи ны сдвига, на вход 25 второй модификации номера итерации — код (2к-1) второй модификации величины сдвига.

При этом двум синхросигналам соответствует одно значение номера к выполняемой итерации (кода величины сдвига), одно значение кода (к-1) первой модификации величины сдвига, одно значение кода (2к-1) второй модификации величины сдвига.

Значение оператора Е „направления изменения аргумента комплексного переменного снимается с выхода знакового разряда первого регистра 1.

Значение оператора Р„ направления изменения модуля комплексного переменного снимается с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 21.

На выходе второго элемента ИСКЛЮЧАММ5ЕЕ ИЛИ 22 формируется сигнал

Е„ Р„.

97904

4 чины соответственно A 2 " и В

«2. -к 1 и л

В соответствии с кодом (2к-1) второй модификации величины сдвига в

5 третьем 17 и четвертом 18 сдвигателях выполняется сдвиг предыдущих значений соответственно мнимой А и л действительной В частей комплекснол

10 го переменного на (2к-1) разрядов вправо, т.е. на выходах третьего 17 и четвертого 18 сдвигателей формируются величины соответственно А

2 В„2 л и

15 В соответствии с кодом к в личины сдвига (номером выполняемой итерации) в пятом 19 и шестом 20 сдвигателях выполняется сдвиг предыдущих значений соответственно мнимой С „ и действительной D „частей комплексного переменного (D+jC) на к разрядов вправо, т.е. на выходах пятого 19 и шестого 20 сдвигателей формируются величины соответственно С 2 " и D

-к л л

25 ю2 °

Предыдущее значение мнимой части

А, приращения А „2 ", В„. 2 "+ °

В 2 " поступают соответственно иэ л первого регистра 1, первого 15, четвертого 18 и второго 16 сдвигателей в цепь, состоящую из пятого 9, третьего 7 и первого 5 сумматоров-вычитателей, в результате в первом сумматоре-вычитателе 5 формируется новое значение мнимой части А „+, комплексно-35 го переменного, которое фиксируется в первом регистре 1.

Предыдущее значение действитель40 ной части В„, приращения В 2 ° л

А „2 ", А 2 " " поступают соответственно иэ второго регистра 2, второго 16, третьего 17 и первого 15 сдвигателей в цепь, состоящую из шестого 10, четвертого 8 и второго 6 сумматоров-вычитателей, в результате во втором сумматоре-вычитателе 6 формируется новое значение действительной части В„, которое фиксируется во втором регистре 2.

Предыдущее значение мнимой части С„, приращения С„ 2 ", D 2 " посту пают соответственно иэ третьего ре гистра 3, пятого 19 и шестого 20 сдвигателЕй в цепь, состоящую из седьмого 11 и девятого 13 сумматоров-вы читателей, в результате в девятом сумматоре-вычитателе 13 форьыруется новое значение мнимой части С +1, л+1 э

1397904 которое фиксируется в третьем регистре 3.

Предыдущее значение действительной части D„ приращения Р 2 ", С . 2 поступают соответственно из четвертого регистра 4, шестого 20 и пятого 19 сдвигателей в цепь, состоящую иэ восьмого 12 и десятого 14 сумматоров-вычитателей, в результате в десятом сумматоре-вычитателе 14 формируется новое значение действительной части D „+„ которое фиксируется в четвертом регистре 4, Все итерационные шаги выполняются в устройстве аналогично.

После выполнения и итераций с двойными шагами в регистрах зафиксированы следующие результаты: в первом регистре 1 А =О, во втором регистре л+1

2 В „+„=1, в третьем регистре 3С „

=C(-Х+(Х +Y ) " )/21, в четвертом регистре 4 D „=С(+Х+(Х +У ) )/

/2)

Формула изобретения

Устройство для вычисления квадратного корня, содержащее два регистра, два сумматора-вычитателя, два сдвигателя, причем выходы информационных разрядов первого и второго регистров соединены с входами операндов соот-ветственно первого и второго сдвигателей, выходы второго и первого сдвигателей соединены с входами перв 35 операндов соответственно первого и второго сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно первого и второго регистров, тактовый вход устройства соединен с синхронизирующими входами первого и второго регистров, вход первой модификации номера итерации устройства соединен с входами величины сдвига первого и второго сдвигателей, выход знакового разряда первого регистра соединен с входами выбора кода операции первого и второго сумматоров-вычитателей, отличающееся тем, что, 50 с целью расширения класса решаемых задач за счет воэможности вычисления квадратного корня комплексного переменного, в него введены третий и четвертый регистры, сумматоры-вычитате- 55 ли с третьего по десятый, сдвигатели с третьего по шестой, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы вторых операндов первого и второго сумматоров-вычитателей соединены с выходами соответственно третьего и четвертого сумматоров вычитателей, входы первых операндов которых соединены с выходами соответственно пятого и шестого сумматоров-вычитателей, входы вторых операндов четвертого и третьего сумматоров-вычитателей соединены с выходами соответственно третьего и четвертого сдвигателей, входы первых операндов пятого и шестого сумматоров-вычитателей соединены с выходами информационных разрядов соответственно первого и второго регистров, входы вторых операндов пятого и шестого сумматороввычитателей соединены с выходами соответственно первого и второго сдвигателей, выходы информационных разрядов первого и второго регистров соединены с входами операндов соответственно третьего и четвертого сдвигателей, входы величины сдвига которых объединены и соединены с входом второй модификации номера итерации устройства, тактовый вход устройства соединен с синхронизирующими входами третьего и четвертого регистров, выходы которых соединены с входами первых операндов соответственно седьмого и восьмого сумматоров-вычитателей, выходы которых соединены с входами первых операндов соответственно девятого и десятого сумматоров-вычитателей, выходы которых соединены с информационными входами соответственно третьего и четвертого регистров, выходы которых соединены с входами операндов соответственно пятого и шестого сдвигателей, входы величины сдвига которых объединены и соединены с входом номера итерации устройства, выход пятого сдвигателя соединен с входами вторых операндов седьмого и десятого сумматоров-вычитателей, выход шестого сдвигателк соединен с входами вторых операндов восьмого и девятого сумматоров-вычитателей, выходы знакового и старшего информационного разрядов второго регистра соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со входами выбора кода операции пятого, шестого, седьмого и восьмого сумматоров-вычитателей и с первым входом второго элемента

1397904

Составитель С.Куликов

Редактор,И.Николайчук Техред Л.Олийнык КорректорЛ.Пилипенко

Заказ 2271/47

Тираж 704

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г ° Ужгород, ул. Проектная, 4

ИСКЛЮЧАК61ЕЕ ИЛИ, выход знакового разряда первого регистра соединен с входами выбора операции девятого и десятого сумматоров-вычитателей и с

5 вторым входом второго элемента ИСКЧЮ=

ЧАЮЩЕЕ ИЛИ, выход ксторогo средине«с влодами вь.бора код;. операцvê третьего н четвертого сумматоров- вычнтателей,