Устройство для вычисления функции а @

 

„„SU,» 1383343 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 С 06 F 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 4128950/24-24 (22) 03.10.86 (46) 23.03.88. Бюл. 9 11 (72) F.Я.Ваврук, А.А.Мельник и И.Г.Цмоць (53) 681.325 (088.8) (56) .Авторское свидетельство СССР

11 752334, кл. G 06 .F 7/552, 1980.

Авторское свидетельство СССР

11 - 1087990, кл.G 06 F 7/552, 1983. аппаратурных затрат. Сущность изобретения заключается в TQM что в предлагаемом устройстве в каждом вычислительном блоке производится анализ К разрядов, что .позволяет уменьшить количество вычислительных блоков в К раз. Устройство содержит к блоки 4.1-4. (2 -2) возведения в степень (где К вЂ” количество анализируемых разрядов показателя степени в одном вычислительном блоке), коммутатор 5, L вычислительных блоков 6 (1am m)+1-К (L = — — — — — где К вЂ” количестк во анализируемых разрядов в группе, m — - показатель степени), каждый из которых содержит регистры 7 " 9, коммутатор 10, блок 11 возведения в 2 -ю степень, умножитель 12. 1 ил. (54) УСТРОЙСТВО ППЯ ВЫЧИСЛЕНИЯ

ФУНКЦИИ А (57) Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных устройствах обработки цифровой информации для вычисления функции

А . Цель изобретения — уменьшение

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1383343

Изобретение относится к вычислительной технике и может быть испольэовано в высокопроизводительных устройствах обработки цифровой информации для вычисления функции А

Цель изобретения — уменьшение аппаратурных затрат.

На чертеже представлена функциональная схема устройства.

На схеме обозначены тактовый вход 1, вход 2 показателя стечени и вход 3 основания степени устройства, блоки 4, — 4 „ возведения в

2 степень (где К вЂ” количество анализируемых разрядов показателя степени в одном вычислительном блоке), коммутатор 5, L вычислительных блоков 6, каждый из которых содержит регистр 7 показателя степени, регистры 8, — 8 к < корректирующего множителя, регистр 9 результата, коммутатор 10, блок 11 возведения в н

2 -ю степень, умножитель 12, вход 13 логической единицы устройства, выход

14 устройства.

В предлагаемом устройстве используется алгоритм возведения числа А в ш-ю степень, при котором показатель степени разбивается на группы по К разрядов с последовательным анализом данных групп слева направо и выполнением при этом возведения

К предыдущего результата в 2 -ю степень с последующим умножением его на корректирующий множитель. Для каждой анализируемой группы корректирующий множитель равен результату возведения числа А в степень, равную числу, записанному в данной группе. При анализе первой группы предыдущий результат принимается равным единице.

Устройство работает следующим образом.

Основание степени с входа 3 поступает на входы блоков 4, — 4 возведения в степень, где в каждом (i-2) -м (i = 1,2. ..2 )блоке 4; z . ! оно возводится в (i-1)-ю степень.

Старшие К разрядов показателя степени с входа 2 поступают на управляющий вход коммутатора 5 и управляют его переключением так, что при нуле на управляющем входе на выход поступает информация с первого входа,, при единице — информация с второго входа и т,д.

Во втором такте производится перезапись информации с выходов перво"

ro вычислительного блока 6< во вто рой вычислительный блок 6 . Одновременно в первый вычислительный

35 блок 6, записываются новые элемен- . ты обрабатываемого массива. Во втором вычислительном блоке 6 информация с выхода регистра 9, проходя

40 через блок ll возведения в степень, к возводится в 2 -ю степень и поступает на вход умножителя 12, где умножается на информацию с выхода коммутатора 10. Информация на выходе ком-.

45 мутатора 10 задается К старшими разрядами регистра 7.

В последующих тактах устройство работает аналогично, т.е. в каждом вычислительном блоке 6 выполняется

5р одна итерация алгоритма возведения в степень. Операция возведения в. степень выполняется при прохождении операндами всех вычислительных блоков 6.

Устройство работает по конвейерному принципу. Его быстродействие определяется временем выполнения одной итерации, т.е. тактом конвейера.

Это время равно

В первом такте в регистРы 7,8, 8 8 к, и 9 первого вычислительного блока 6 производится запись информации, причем в регистры

7 и 9 записываются соответственно показатель степени без К старших разрядов и информация с выхода коммутатора 5 (корректирующий множитель а в регистры 8,,8,...,8,„ основание степени и информация с выходов блоков 4 <,4,...,4 к возведения в степень.

В первом вычислительном блоке 6, информация с выхода регистра 9 (предыдущий результат) на блоке 1! воэк водится в 2 -ю степень и поступает на вход умножителя 12, где умножается на информацию с выхода коммутатора 10 (корректирующий множитель) .

Информация с К старших разрядов регистра 7 управляет переключением коммутатора 10 так, что при нуле на управляющем входе на выход поступает информация с первого входа, при единице — информация с второго входа и т.д. Результат умножения с выхода умножителя !2 поступает на вход регистра 9 второго вычислительного блока 6

1383343

Т t +с8+t

Рй 6

Составитель Е. Ваврук

Редактор Н. Бобкова Техред Л.Олийнык Корректор Л.Пилипенко

Заказ 1297/47 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4 где t — время записи информации в 2 регистр; 5 — время задержки информации

3 на б оке возведения в степень;

t „- время умножения.

Ф о р м у л а изобретения

Устройство для вычисления функции А, содержащее коммутатор и вычислительных блоков (L = (loki m) + I -К 15 — где К вЂ” количество

К

Э анализируемых разрядов в. группе, m — показатель степени, каждый из которых содержит регистр корректирующего множителя,(flog m)+ 1-jK) — 20 регистр показателя степени, регистр результата, коммутатор и умножитель, причем вход основания степени устройства соединен с входом первого ре— гистра корректирующего множителя пер- 25 вого вычислительного блока, регистр результата которого соединен с выходом коммутатора, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных затрат, оно содержит 30 (2 — 2) блоков возведения в 2 -ю к к степень, а каждый вычислительный

К блок дополнительно содержит (2 -2) регистров корректирующих множителей к и блок возведения в 2 -ю степень, причем вход основания степени устройства соединен с входами блоков возк ведения в 2 -ю степень и с первым информационным входом коммутатора, второй информационный вход которого 40 соединен с входом логической единицы устройства, К-старших разрядов входа показателя степени устройства соединены с управляющим входом коммутатора устройства, выход (i-2)-ro (i=1,2,...,2 ) блока возведения в степень соединен с 1.-м информационным входом коммутатора и входом (i-1)-го регистра корректирующего множителя первого вычислительного блока, flog m)+ 1-К младших разрядов входа показателя степени устройства соединены с входом регистра показателя степени первого вычислительного блока, в каждом j-м (j=l,2,...,L)-м вычислительном блоке К-старших разрядов регистра показателя степени соединены с управляющим входом коммутатора блока, первый информационный вход которого соединен с входом логической единицы устройства, выход (i-1)-ro регистра корректирующего множителя соединен с i-м информационным входом коммутатора блока, и входом (i-1)-го регистра корректирующего множителя (j+I)-ro вычислительного блока, выход коммутатора блока соединен с первым входом умножителя, выход регистра результата соединен к с входом блока возведения в 2 -ю степень, выход которого подключен к второму входу умножителя, выход которого соединен с входом регистра результата (j+1)-го вычислительного блока, выход flog m) + 1-(j+!)К младших разрядов регистра показателя степени соединены с входом регистра показателя степени (j+1)-го вычислительного блока, синхровходы всех регистров подключены к тактовому входу устройства, выход умножителя L-ro вычислительного блока является выходом устройства.