Устройство для возведения в квадрат

 

Изобретение относится к области вычислительной техники и обеспечивает измерение периода следования выходных импульсов с последующим считыванием измеряемого числа входной частотой. Цель изобретения - повышение быстродействия и упрощение устройства . Устройство содержит элемент И 1, реверсивный счетчик 2, триггер 3. На входы 4, 5 соответственно подаются опорная частота и информационный сигнал , результат снимается с выхода 6. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 С 06 Р 7/552, г рс г 7у я

3,И1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4099489/24-24 (22) 25.07.86 (46) 15.03.88, Бюл. 11- 10 (72) A.Þ. Герасимов, И.В.Зинчук, С.В.Караваев и Л.Е.Шахмейстер (53) 681,325 (088 ° 8) (56) Авторское свидетельство СССР

У 382088, кл. G 06 F 7/552, 1971.

Авторское свидетельство СССР

У 1024915, кл. С 06 F 7/552, 1982. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ

„„SU„„1381495 А 1 (57) Изобретение относится к области вычислительной техники и обе спе чин ает измерение периода следования выходных импульсов с последующим считыванием измеряемого числа входной частотой. Цель изобретения — повышение быстродействия и упрощение устройства. Устройство содержит элемент И 1, реверсивный счетчик 2, триггер 3. На входы 4, 5 соответственно подаются опорная частота и информационный сигнал, результат снимается с выхода 6.

1 ил, 1381495

Т =Т +Т =N Т, =-, — . l вы1 t 1 Т о

ВНИИПИ Заказ 1184/44 Тираж /04 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных и функциональных устройствах, цифровых измерительных приборах, а также для . обработки информации, представленной число-импульсным кодом.

Цель изобретения — повышение быстродействия и упрощение устройства.

На чертеже изображена схема предлагаемого устройства.

Устройство содержит элемент И 1, реверсивный счетчик 2 И 0-триггер 3, Опорная частота F =1/Т подается по входу 4, а на информационный вход 5 подается сигнал частотой F<=1/Т,, Выходной сигнал устройства снимается с выхода 6.

Устройство работает следующим образом.

Положим, что в исходный момент времени D-триггер 3 находится в нулевом состоянии, а реверсивный счетчик

2 не заполнен. Тогда на выходе реверсивного счетчика 2 присутствует логический ноль. Импульсы с входного сигнала, поступая с входа 5 на вычитающий вход реверсивного счетчика 2 вычитаются <и<, и поступая на С-вход

D-триггера 3 подтверждают его нулевое состояние. Реверс»нный счетчик 2 срабатывяет по переднему фронту импульсов входного сигнала, а D-триггер 3—

ro эад«ему. По одному иэ передних фронтов импульсов входной частоты реверсиьный счетчик 2 устанавливаетя в состояние N на которое настроен его выходной дешифратор и, следовательно, на его выходе появляется логическая единица. Тогда по заднему фронту этого импульса входной частоты ?)-триггер 3 устанавливается в единичное состояние. Логическая единица с прямого выхода D-триггера 3 открывает элемент И 1. Импульсы опорной частоты с периодом Т начинают проходить с входа 4 на суммирующий вход реверсивного счетчика 2, Так как состояние реверсивного счетчика 2 изменяется, то на его выходе появляется сигнял логического нуля, поступающий на D-вход D-триггера 3, Задний фронт следующего импульса, поступающего по входу 5 »а С-вход D-триггера 3, устанавливает D-триггер 3 в нулевое состояние. Таким образом, на выходе

D-триггера 3 формируется сигнал, длительностью равный периоду Т, входных импульсов. Следовательно, »а суммирующий вход реверсивного счетчика 2 поступит N импульсов опорной частоты:

10 Т, N

Тр

Так как во время счета импульсов по суммирующему входу на вычитающий вход поступит один передний фронт

15 входной частоты, то число, записанное в реверсивный счетчик 2, будет равно

N +N-t

Рс = р

Далее импульсы входного сигнала

20 с входа 5 продолжают поступать на вычитающий вход реверсивного счетчика

2. После поступления на вход (N-1) импульса реверсивный счетчик 2 возвращается в состояние Na, на выходе его появляется логическая единица и процесс повторяется.

Таким образом, »а выходе 6 формируется выходной сигнал длительностью

Т =Т, (N-1), .ак как длительность нулевого уровня на выходе 6 ранна периоду входной частоты, тс период выходногo сигналя равен

Формула изобретения

Устройство для возведения в квадрат, содержащее реверсивный счетчик, суммирующий вход которого подключен и выходу элемента И, первый вход которого соединен с входом опорной ча<:тоты устройства, а второй вход пад45 ключе» к прямому выходу П-триггера, о т л и ч а ю щ е е с я тем, ч<о, с целью повьппения быстродействин и упрощения устройст«а, синхронизирующий вход D-триггера подключен к и»формационному входу ус1ройства и к вычнтающему входу реверсивногс счетчика, выход которого соединен с

D-входом D-триггера, инверсный выход

:,<тсрого является выходом устройства.

Устройство для возведения в квадрат Устройство для возведения в квадрат 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и может быть применено в цифровых вычислительных машинах и при построении специализированных вычислительных устройств

Изобретение относится к автоматике , измерительной и вычислительной технике и может быть использовано в качестве специализированного вычислительного устройства для вычисления функций двух аргументов, представленных временными интервалами

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в вычислительных устройствах для получения с высокой достоверностью при наличии импульсных помех во входных цепях и высоким быстродействием одновременно всех степеней числа с первой по N-ю

Изобретение относится к вычислительной технике и предназначено для вычисления квадратного корня при непрерывном изменении подкоренного выражения

Изобретение относится к области вычислительной техники, предназначено для использования в универсальных и специализированных ЦВМ, Цель изобретения - расширение класса решаемых задач за счет возможности обработки различных форматов чисел в форме с плавающей запятой

Квадратор // 1357952
Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислителях и различных цифровых функциональных устройствах, например умножителях

Изобретение относится к вычислительной технике и может быть использовано для аппаратной реализации операций вычисления степенной функции с показателями 2 и 1/2 в универсальных и специализированных вычислителях

Изобретение относится к вычислительной технике и предназначено для использования в вычислительных устройствах при обработке массивов данных в формате с плавающей запятой

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Изобретение относится к вычислительной технике и обеспечивает измерение периода следования входных импульсов с последующим считыванием измеряемого числа входной частотой

Изобретение относится к цифровой вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах для аппаратной реализации операции извлечения квадратного корня из чисел, представленных в двоичной системе счисления в форме с фиксированной и плавающей запятой

Изобретение относится к цифровой вычислительной технике, -в част/ р-п 2 ности к устройствам специализированного назначения для извлечения корня квадратного, и может быть использовано в различных областях народного хозяйства , в системах автоматизированного управления

Изобретение относится к вычислительной технике и предназначено для использования в системах цифровой обработки информации Цель изобретения - повьшение быстродействия Предлагаемое устройство, состоящее из блока нормализации 1, мультиплексора 2, блока 3 вычисления группы старпгах разрядов и блоков вычисления четвертого 4, пятого 5 и шестого 6 разрядов , позволяет осуществить быстрое последовательное нахождение разрядов, начиная со старшего
Наверх