Устройство для контроля параллельного кода на четность

 

Изобретение относится к вычислительной технике и используется для контроля на четность информации приемопередающих устройста, использующих фибоначчиевые коды. Цель изобретения - расширение функциональных возможностей за счет контроля информации в р-кодах Фибоначчи. Устройство со- . стоит из регистров 1.1-1.h входного кода, элементов И 2-4, логическихбйо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИX

РЕСПУБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4189816/24-24 (22) 05. 01. 87 (46) 30.07.88. Вюл. Р 28 (71) Научно-производственное объединение космических исследований AH

АЗССР (72) Я.А.Мамедов, Ф.А.Мамедов и И. -Г.Животовский (53) 681. 3 (088. 8) (56) Журавлев Ю.П., Котемок Л.А., ° Циклинский Н.И. Надежность и контроль

ЭВМ. " М.: Сов. радио, 1978, с.143, рис.3.27. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ (57) Изобретение относится к вычислительной технике и используется для контроля на четность информации прие" мопередающих устройств, использующих фибоначчиевые коды. Цель изобретения — расширение функциональных возможностей эа счет контроля информации в р-кодах Фибоначчи. Устройство состоит иэ регистров 1.1-1.п входного кода, элементов И 2-4, логическихМо1413 ков 5. 1-5,п- 1, триггера h контрольного разряда, счетчика 7, дешифратора

8, Р-триггеров 9.1-9,р+1, сумматора

10 по модулю два и задающего генератора 11. Внешними сигналами на входы

14 и 15 устройство приводится в исходное состояние,и определяется вид контролируемого кода (двоичный или фибоначчиевый). Сигналом по входу 12 ва входной регистр 1 записывается код контролируемого числа, По тактовым сигналам генератора 11 при помощи D-триггеров 9.1-9.р+1 и сумматора

Ь32 .10 по модулю два выделяются разряди с нечетными весами р-кода Фибоначчи.

Суммирование единиц по модулю два выделенных разрядов осуществляется последовательно в логических блоках

5.1-5.п-1. Стробирование логических блоков 5 осуществляется сигналами дешифратора 8. Информация о четности контролируемого кода определяется сигналом с выхода триггера б контрольного двоичноro кода осуществляется только сигналом, поступающим по входу 12. 1 э.п. ф-лы, 2 ил.

Изобретение относится к измерительной технике и может быть использовано для проверки информации на четность в системах приемопередачи и обработки данных, использующих фибоначчиевые коды.

Цель изобретения — расширение функ циональных возможностей устройства за счет обеспечения возможности контроля чисел в р-кодах Фибоначчи.

На фиг. 1 приведена функциональная схема устройства; на фиг.2 — функциональная схема логического блока.

Устройство для контроля параллельного кода на четность (фиг. 1), содержит регистр 1 входного кода, первый 2, второй 3 и третий 4 элементы И, логические блоки 5.1-5.п-1, триггер 6 контрольного разряда, счетчик 7, дешифратор 8, 2 -триггеры 9.1-9.р+1, сумматор 10 по модулю два и задающий гене" ратор 11. Вход 12 является входом запуска устройства, вход 13 - информаци- . онным входом устройства, вход 14первым входом начальной установки, вход 15 — вторым входом начальной установки, выходы 16 и 17 — выходами контроля на четность.

Логический блок 5 содержит элементы И 18-22, элементы ИЛИ 23-25, элементы 26 и 27 задержки и элемент

HE 28.

Устройство работает следующим образом.

Информация о четности или нечетности чисел в р-кодах Фибоначчи содержится в разрядах с .. четными весо2 выми коэффициентами. При этом четность числа есть логическая функция

p(N) = Е() г (1) где K(i) — единица в i-м разряде с

5 нечетным весовым коэффициентом.

Если f(N)=0, то число является четным, в противном случае — нечетным.

10 Весовые коэффициенты р-кодов Фибоначчи задаются следующим рекуррентным соотношением:

Опри 0 (()= 1 при i=0 (2)

15 q (i-1)+(i-ð-1) при i ) О, где р — целое натуральное число; f<(i) — весовой коэффициент i-ro разряда р-кода Фибоначчи.

Например, при различных р имеем

20 следующие весовые коэффициенты: р1 112358132134 ннчннчннч р2 1112346 9 13 нннчнччнн р3 1 11 123457 ннннчнчнн

Из приведенного примера видно, что весовые коэффициенты представляют собой чередование четных (ч) и нечетЗО ных (н) чисел. Причем четность или нечетность каждого последующего весового коэффициента определяется четностью или нечетностью двух предыдущих, что вытекает из соотношения (2), 3 на основании которого может быть получено рекуррентное соотношение, задающее закономерность чередования

14 I ": - < четных и нечетных весовых коэффициентов р-кодов Фибокаччи. 11ежду четными и нечетными числами существует сл»дующее математическое соотношение: н + н = ч, н + ч = к, ч + ч = ч (3)

С учетом выражений (2) и (3) четность или нечетность i-ro весового коэффициента р-кода Фибоначчи можно определить следующим рекурректным соотношением:

О при i<0

Е (1)= 1 при i= О (4)

fp(1 1) Ю fp(i-p-1) при 170 где: e — экак сумы по модулю pBB ° 5

Из приведенных выражений (1) — (4) вытекает следующий алгоритм контроля на четность чисел, представленных в р-кодах Фибоначчи:

1, Выделение разрядов р-кода с не- 20 четными весовыми коэффициентами.

2. Суммирование по модулю два единиц выделенных К разрядов.

При этом, если X.E(K) 0 ö=0 — чис25 ло четное, если E(K) =1 — число аod нечетное.

В предлагаемом техническом решении контроль чисел в р-кодах Фибоначчи осуществляется по приведенному алгоритму, кроме того, не исключается возможность контроля чисел представленных в классической двоичной системе исчисления °

По входу установки 14 определяет35 ся вид контролируемого кода. Если контролируемое число представлено в фибоначчиевой системе, то на вход 14 начальной установки подается уровень

"1", а если контролируемое число представлено в двоичной системе, то на вход 14 начальной установки подается уровень "О".

По входу 15 начальной установки счетчик 7 и Ь -триггеры 9. 1-9.р+ 1 устанавливаются в исходное состояние: счетчик 7 и D-триггеры 9.2-9.р+1 в нулевое состояние по их R-входам, а триггер 9.1 — в единичное состояние по S-входу. По входу 12 подается сигнал разрешения, одновременно с которым в регистр 1 входного кода принимается код контролируемого числа, поступающего по входам 13. В кодах

Фибоначчи информация о четности или нечетности соперямтся только в разрядах с нечетными весами, которые определяются сигналом с выхода 1)-триггера

9. 1 поступакчче гo и» Рхоцы / всех ло гических блоков 5.

Сигналы задающего генератора 11 поступают ка счетные входы счетчика и D-триггеров 9. Счетчик 7 осуществляет последовательный подсчет количестна разрядов контролируемого кода.

Сос гоякпе счетчика 7 дешифрируется дешифратором 8, сигналы с выхода которого поступают на входы 6 логичес- ких блоков 5. При совпадении сигчалов дешифратора 8 и сигнала нечетности с выхода триггера 9.1, равных единице, дается разрешение на формирование логическими блоками 5 сигналов четкости и нечетности, Происходит последовательное распространение сигналов четности и нечетности по логическим блокам 5. С выхода последнего логического блока 5.п-1 сигнал четности с выхода 1 либо сигнал нечеткости с выхода 2, поступая на Rили S-вход триггера 6 контрольного разряда, устанавливает его в соответствующее состояние.

Устройство для контроля на четность, например, числа, представленного восьмиразрядным 1-кодом Фибоначчи (числа N=33).

Разряд, К- 1 2 3 4 . 5 6 7 8s

Вес разрядов в 1-коде Фибоначчи 1 1 2 3 4 5 13 21

Код числа О 1 О 1 0 1 0 1

Номера разрядов с нечетными весовыми коэффициентами следующие: 1,2, 4,5,7 и 8.

Код числа 1 О .1 О 1 0 1 О заносится в регистр 1 входного кода.

С прямого выхода младшего регистра 1 сигнал "О" поступает на первый вход элемента И 2, поэтому на его выходе присутствует "0". Первый (младший) разряд контролируемого кода содержит нуль, поэтому сигнал "1", с инверсного выхода этого же разряда регистра 1 поступает на первый вход элемента И 3. Так как в исходном состоянии счетчик 7 содержит только нули, à D-триггер 9.1 единицу, то сигнал "1" с первого выхода дешифратора

8 поступает на первый вход элемента

И 4, на второй вход которого поступа" ет сигнал "1" с выхода D-триггера

9. 1, ?Ia выходе элемента И 4 присутствует "1". При поступлении по входу запуска 12 сигнала " 1" на выходе элемента И 3 формируется сигнал четнос1413632 ти младше го ра зря да ко нтролиру ем о го кода. Сигнал "1" на выходе триггера

9. 1 свидетельствует о том, что анализируемый первый разряд контролируе5 мого кода является разрядом с нечетным весовым коэффициентом. Сигнал нечетности, равный нулю, с выхода элемента И 2 поступает на вход 2 логического блока 5. 1, на входе 1 кото-1О рого присутствует сигнал четности, равный единице, с выхода элемента И 3.

Первый тактовый сигнал задающего генератора 1 1 увеличивает содержимое счетчика 7 на единицу. Соответствующее состояние счетчика 7 дешифрируется дешифратором 8 и сигнал "1" с его второго выхода поступает на второй вход элемента И 18 логического блока 5.1, На третьем входе элемента

И 18 присутствует сигнал " 1", поступающий по вхоцу 14 устройства. Первый тактовый импульс содержимое

D-триггера 9. заносит в 0-триггер

9.2. Так как в исходном состоянии триггер 9.1 содержит единицу, а триг— гер 9.2 содержит нуль, то результат суммирования по модулю два на сумматоре 10, равный единице, принимается

D-триггером 9.1. Таким образом, на выходе D-триггера 9. 1 присутствует сигнал " 1". Это . свидетельствует о том, что анализируемый в первом такте второй разряд контролируемого кода является разрядом с нечетным весовым коэффициентом. Этот сигнал поступает на первый вход элемента И 18 логического блока 5.1. На втором входе элемента И 18 также присутствует сигнал

"1" с выхода дешифратора 8. Поэтому

40 на выходе элемента И 18 присутствует сигнал "1", который через элемент

ИЛИ 23 разрешает формирование сигналов четности или нечетности логического блока 5. 1 и блокирует элемент

26 и 27 задержки по вторым входам.

В первом такте на остальных входах логического блока 5.1 имеются следующие уровни сигналов: на выходе 1

"1" с выхода элемента И 2; на входе

2 — "О" с выхода элемента И 3; на входе 3 — "1" с прямого выхода второго разряда регистра 1; на входе 4— с инверсного выхода второго разряда регистра 1.

Так как на входе 2 имеется "О", то элементы И 19 и 22 блокированы по вторым входам и на их выходах также присутствует "О".:1 -. как на входе 4 находится "О", то блокирован и элемент И 20 по первому входу. На все входы элемента И 21 поступает "1" с входов 3 и 1 и выхода элемента

ИЛИ 23. Следовательно, на выходе элемента И 21 присутствует сигнал "1", который через элемент ИЛИ 25 поступает на выход 2 распространения сигнала нечетности логического олока 5.1 °

Второй тактовый сигнал задающего генератора 11 осуществляет перезапись содержимых D-триггеров 9. Так как перед приходом второго тактового импульса D-триггеры 9 содержат единицы,. то результат суммирования по модулю два на сумматоре 10, равный нулю, принимается D-триггером 9.1. Таким образом, на выходе D-триггера 9.1 присутствует сигнал 0 . Это свидетельствует о том, что анализируемый во втором такте третий разряд контролируемого кода является разрядом с четным весовым коэффициентом. Сигнал лог.О", поступая на первый вход элемента И 18 (вход 7) логического блока 5.2, запрещает формирование сигналов четности и нечетности. Так как на выходе элемента И 18 и на выходе элемента HE 28 имеется сигнал "О", то и на выходе элемента ИЛИ 23 присутствует "О", который блокирует все элементы И 19-22 логического блока

5.2. Одновременно этот же сигнал

"О поступает на вторые входы элементов 2б и 27, разрешая задержку на один такт результатов анализа четности и нечетности предыдущих разрядов, поступающих на первые входы этих элементов, соответственно по входу 2 сигнала нечеткости, равного единице и по входу 1 — сигнала четности, равного нулю, на выходе 1 имеет "Î, а на выходе 2 — " 1". Таким образом, во втором такте происходит только запоминание результатов контроля на четность предыдущих разрядов на логическом блоке 5.2. Третий тактовый импульс также осуществляет перезапись содержимого D-триггеров 9. Так как перед приходом третьего тактового импульса результат суммирования на сумматоре

10 по модулю два был равен единице из — за наличия "0" на выходе D-триггера 9.1 и "!" на выходе D-триггера

9.2, то третьим тактовым сигналом,<, единица принимается D-триггером 9.1 свидетельствуя о нечетности весового коэффициента, равного 3, анализируе7 1413632 S мого в третьем такте четвертого разряда кода. В этом такте на входах логического блока 5.3 имеются следующие сигналъм на входе 1 — "0" резуль5 тат анализа предыдущих разрядов сигнал четности, на входе 2 — "1" результат анализа предыдущих разрядов — сигнал нечетности; на входе 3

"1", поскольку четвертый разряд кода содержит единицу; на входе 4 — "0", поскольку четвертый разряд кода содержит единицу; на входе 7 — "1", поскольку D — триггер 9. 1 содержит единицу; на входе 6 — " 1" с выхода дешифратора 8.

Элементы И 20 и 21 блокированы йигналом "0" с входа 1. Элемент И 22 также блокирован сигналом "0" с входа 4. На входах элемента И 19 присут- 20 ствуют сигналы " 1" с входов 2 и 3 и с выхода элемента ИЛИ 23, поскольку анализируемый разряд является разрядом с нечетным весовым коэффициентом.

Единичный сигнал с выхода элемента

И 19 поступает по первому входу элемента ИЛИ 24 блока 5.3 на выход 1, сигнализируя о четности анализируемых разрядов, т.е. сумма единиц анализируемых первых двух разрядов с нечетныъж весовыми коэффициентами равна нулю.

В пятом такте на входах логического блока 5.4 имеются следующие сигналы: на входе 1 — " 1" результат предыдущих логических операций; на входе 2 — "0" результат предыдущих ю логических операций; на входе 3 — О,, поскольку анализируемый разряд содержит нуль; на входе 4 — " 1", поскольку

40 пятый разряд кода содержит нуль; на входе 7 — " 1", поскольку анализируемый разряд является разрядом с нечетным весовым коэффициентом, равным

5 на входе 6 — "1" с выхода дешифра-, Э 45 тора 8.

Элементы И 19, 21 и 22 блокированы нулями с входов 2 и 3. На входах элемента И 19 присутствуют единичные сигналы с входов 1 и 4 и с выхода элемента ИЛИ 23, поэтому на выходе

50 элемента И 20 присутствует единичный сигнал, который через третий вход элемента ИЛИ 24 поступает на выход 1 распространения сигнала четности лосс гического блока 5.4. Так как следующий, шестой, разряд кола является разрядом с четным весовьп1 коэффициентом равным 8, то в пятом такте происходит только запоминание сигналов четности и нечетности на элементах

26 и 27 задержки результатов анализа предыдуг:,их разрядов, как было описано для случая анализа третьего разряда. На выходе 1 элемента ИЛИ 24 блока 5.5 имеется сигнал четности анализируемых разрядов, равный единице, а на выходе 2 — сигнал нечетности, равный нулю.

Б шестом такте анализируемый разряд содержит нуль и является разрядом "- нечетным весовым коэффициентом, равным 13. Поэтому в логическом бло- ке 5.,6 происходят те же процессы, что и при анализе пятого разряда кода. На выходе 1 логического блока

5.6 имеется сигнал четности анализируемых разрядов, равный единице, а на выходе 2 — сигнал нечетности, равный нулю.

В седьмом такте на входах последнего логического блока .5.? (5.п-1) имеются следующие сигналы: на входе ! — "1" — сигнал четности; на входе

2 — "0" — сигнал нечетности; на входе 3 — " 1", поскольку последний разряд кода содержит единицу; на входе

4 — "0", поскольку последний разряд кода содержит единицу; на входе 7

"1", поскольку восьмой разряд кода имеет нечетньм весовой коэффициент, равный 21; на входе 6 — "1" -с выхода дешифратора 8.

Следовательно, элементы И 19,20

H 22 блокированы сигналами с входов

2 и 4. На входах элемента И 20 присутствуют сигналы единицы с входов 1 и 3 и с выхода элемента ИЛИ 23. На выходе элемента И 21 появляется сигнал "1", который через элемент ИЛИ

25 поступает на-вход 2 нечеткости ло- гического блока 5.7. Этот сигнал с выхода 2 поступает на S-вход триггера

6 контрольного разряда и устанавливает е го в единичное состояние, что свидетельствует о нечетности контролируемого кода числа И=33.по выходу

16. Действительно, сумма единиц в разрядах 1,2,4,5,7 и 8 с нечетными весовыми коэффициентами равна единице:

f(N)= g (1),„ gg =0+1+1+0+0+1== 1.

Число N=O !+1 ° 1+0 2+1 3+О 5+1 8+0.13+

+1 21=33 также есть число нечетное °

В этом же такте переполняется счетчик 7, коэффициент п..ресчета которого выбирается равным разрядности п конт1413632 ролируемого кода. Сигнал переполнения счетчика 7 может быть использован в качестве признака окончания работы устройства (не показано).

Работа устройства при контроле

5 двоичного кода аналогична описанному с той лишь разницей, что при этом отпадает необходимость определения четности и нечетности весовых коэффи- 10 циентов и поэтому подачей нулевого уровня на вход 14 устройства блокируется задающий генератор 11. Счетчик ? находится в нулевом состоянии. В

D-триггер 9,1 заносится единица по

его S-входу подачей сигнала по нходу

15. Нулевое состояние счетчика 7 дешифрируется дешифратором 8 и на входах элемента И 4 присутствуют единичные сигналы. Сигнал " 1" с выхода эле- 20 мента И 4 разрешает работу элементов

И 2 и 3. Контроль двоичного кода осуществляется только сигналом, поступающим по входу 12 запуска с устройства, длительность которого выбирается в зависимости от суммарной длительно . сти переходных процессов логических блоков 5, т.,е.

Т1= (и — 1) < n6+ u

30 где г. — длительность переходных npoh6 цессов одного логического блока;

n — разрядность кода; — время срабатывания элемени

3S та И.

В этом случае устройство представляет собой комбинационную схему контроля на четность двоичного кода и полностью выполняет функции прототипа.40

При контроле н кодах Фибоначчи длительность сигнала определяется по периоду следонания тактовых импульсон задающего генератора 11, т.е.

Т,=(п-1) „+, 45 где t г — период тактовых импульсов.

Таким образом, при помощи несущественного усложнения устройства для контроля на четность параллельного кода удается осуществить контроль чисел представленных в двоичной системе и н р-кодах Фибоначчи, тем самым расширяются функциональные возможности устройства. Кроме того, использо55 вание кодов Фибоначчи при построении устройств контроля вычислительной техники позволяет повы ть надежность и точность самих средств контроля.

Ф о р м у л а и з о б р е т е н и я

1. Устроиство для контроля параллельного кода на четность,содержащее и-разрядный регистр входного кода, элементы И, п- 1 логических блоков и триггер контрольного разряда, прямой и инверсный выходы младшего разряда регистра входного кода соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены и являются входом запуска устройства, выходы первого и второго элементов И соединены соответственно с первым и вторым входами первого логического блока, первый и второй выходы каждого предыдущего логического блока соединены соответственно с первым и вторым входами последующего логического блока, прямой и инверсный выходы i-ro разряда регистра входного кода, где

=2,3,...,п, соединены соответственно с третьим и четвертым входами (i 1)го логического блока„ первый и второй выходы последнего логического блока соединены соответственно с R- u Sвходами триггера контрольного разряда, выходы которого являются выходами устройства, информационные входы разрядов регистра входного кода являются информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения контроля чисел, ггредставленных в р-кодах Фибоначчи, н него введены третий элемент

И, счетчик, дешифратор, сумматор по модулю два, генератор, р+1-триггеров (где р — номер кода Фибоначчи), вход генератора и пятые входы логических блоков объединены и является первым входом начальной установки устройства, выход генератора соединен с входами синхронизации D-триггеров и счетным входом счетчика, вход установки первого 1>-триггера объединен с входами сброса счетчика и остальных

Б-триггеров и является вторым входом начальной установки устройства, выходы разрядов счетчика соединены с соответствующими вхо -.ами дешифратора, первый выход которого соединен с первым входом третьего элемента И, выход которого соединен с третьими входами первого и второго элементов И, остальные и-1 выходов дешифратора соединены с шестыми входами соотнет1413632

12 ствующих логических блоков, прямой выход первого D-триггера соединен с вторым входом третьего элемента И, седьмыми. входами логических блоков, 5 первым входом сумматора по модулю два и информационным входом следую— щего D-триггера, прямой выход каждого предыдущего D-триггера соединен с информационным входом последующего, прямой выход последнего D-триггера соединен с вторым входом сумматора по модулю два, выход которого соединен с информационным входом первого

D-триггера, синхровходы ре гистра вход-1 5 ного кода подключены к входу запуска устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что логический 2о блок содержит элементы И, ИЛИ, элементы задержки и инвертор, выход первого элемента ИЛИ соединен с первыми входами второго — пятого элементов И и первого и второго элементов задерж- 25 ки, выходы которых соединены с первыми входами соответственно второго и третьего элементов ИЛИ, выходы которых являются первым и вторым выходами блока соответственна, вторые входы третьего и четвертого элементов И и первого элемента задержки объединены и являются первым входом блока, вто» рые входы второго и пятого элементов

И и второго элемента задержки объединены и являются вторым входом блока l. третьи входы второ ro и четверто ro элементов И объединены и являются третьим входом блока, третьи входы третьего и пятоro элементов И объединены и являются четвертым входом блока, вход инвертора объединен с первым входом первого элемента И и является пятым входом блока, выход инвертора соединен с первым входом первого элемента ИЛИ, второй и третий входы которого являются соответственно шестым и седьмым входами блока, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выходы второго и третьего, четвертого и пятого элементов И соединены соответственно с вторым и третьим входами второго и третьего элементов ИЛИ соответственно.