Запоминающее устройство на моп-транзисторах
Изобретение относится к вычислительной технике и может быть использовано для построения оперативньк запоминающих устройств, Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что устройство содержит элемент И 17 и блок записи, состоящий из трех транзисторов 6-8, двух элементов нагрузки 11,12, двух инверторов 13,14 с соответствующими связями. Элемент И 17 вырабатьшает в блок записи сигнал разрешения записи сразу после окончания переходных процессов на разрядных шинах 20 21 устройства. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (Я1) 4 О 11 С )1/40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61 ) 1365129 (21 ) 4347669/24 "24 (22) 17.11.86 (46) 23.07.88. Бюл. Р 27 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, Н,A.Голдин, А.Ю.Кондратьев и Б,С.Цирлин (53) 681,327.66 (088.8) (56) Авторское свидетельство СССР
1365129, кл. G 11 С 11/40, 1986. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА МОПТРАНЗИСТОРАХ (57) Изобретение относится к вычислительной технике и может быть использовано для построения оперативных запоминающих устройств. Цель изобретения — повышение быстродействия устройства. Поставленная цель достигается тем, что устройство содержит элемент И 17 и блок записи, состоящий из трех транзисторов 6-8, двух элементов нагрузки 11,12, двух инверторов 13,14 с соответствующими связями. Элемент И 17 вырабатывает в блок записи сигнал разрешения записи сразу после окончания переходных процессов на разрядных шинах 20>
21 устройства. 1 ил.
)41)823
Изобретение относится к вычислительной технике, может быть использовано для построения оперативных запоминающих устройств, и является усовершенствованием устройства по авт.св. Ф 1365129. ! Белью изобретения является повышение быстродействия устройства.
На чертеже представлена схема за- )О поминающего устройства.
Устройство содержит элементы 1 памяти, MOII-транзисторы и-типа 2 — 8 и нагрузочные элементы 9 — 12, инверторы 13 — 15, элементы И-НЕ 16 и 15
И 17 и И-ИЛИ-НЕ 18, адресные шины 19, разрядные шины 20 и 21, информационный вход 22 устройства, вход 23 управления записью устройства, вход 24 управления чтением устройства, выход 20
25 индикации окончания переходных процессов устройства.
Запоминающее устройство работает следующим образом. !
В режиме хранения на адресные шины 19 всех элементов 1 и на входы 23 и 24 управления записью и чтением подаются низкие потенциалы. В результате закрыты транзисторы 2 и 3, на выходе элемента 17 также имеется низ- 30 кий потенциал, который закрывает транзисторы б и 7 и на входе инверторов 13 и 14 будут высокие потенциалы, а на их выходе — низкие потенциалы, которые закрывают транзисторы 4 и 5, т.е. на разрядных шинах 20 и 21 устройства имеются высокие потенциа1 лы, на выходе элемента 16 — низкий потенциал„ на выходе элемента 18 — 40 высокий потенциал, а на выходе 25 устройства (выходе инвертора 15) низкий потенциал.
В режиме чтения информации из элемента 1 на соответствующую адресную шину 19 подается высокий потенциал, который открывает транзисторы 2 и 3, связанные с этим элементом 1 и низкий потенциал с ее нулевого или единичного выхода (в зависимости от состояния ячейки 1) поступает через один из них на одну из разрядных шин 20 и 21 устройства, в результате чего на выходе элемента 16 появляется высокий потенциал. Одновременно с этим высокий потенциал подается на вход
24 управления чтением устройства и на выходе элемента !8 появляется низкий потенциал, который вызывает появление высокого потенциала па выходе инвертора 15, т.е. на выходе 25 устройства, что свидетельствует о завершении переходных процессов в этой фазе работы устройства.
В режиме записи информации в элемент 1 на соответствующую адресную шину )9 подается высокий потенциал, который открывает транзисторы 2 и 3, связанные с этим элементом ), и низкий потенциал с ее нул ваго или единичного выхода (в зависимости от состояния элемента 1) поступает через один из них на одну из разрядных шин 20 и 21 устройства, в результате чего на выходе элемента 16 появляется высокий потенциал. Одновременно с этим высокий потенциал подается на вход 23 управления записью устройства и на выходе элемента 17 появляется высокий потенциал, который открывает транзисторы 6 и 7, через которые на вход инвертора 13 поступает сигнал с информационного входа
22 устройства, а на вход инвертора
14 — его инверсия.
Если информации, поступающая на вход 22 устройства, совпадает с ранее записанной в элемент 1, то изменения состояния последней не происходит и после того, как сработает один из инверторов 13 или 14 и на его выходе появится высокий потенциал, на выходе элемента 18 появится низкий потенциал, который вызовет появление высокого потенциала на выходе инвертора )5, т.е. на выходе 25
1 устройства, что свидетельствует о завершении переходных процессов в этой фазе работы устройства.
Если же информация, поступающая на вход 22 устройства, противоположна ранее записанной в элемент 1, то после того, как сработает один из инверторов 13 или 14 и íà его выходе появится высокий потенциал, произойдет переключение элемента 1, При этом появление низкогс потенциала на выходе элемента 18 произойдет только после того, как завершится это переключение, потому, что в его процессе на обоих разрядных шинах
20 и 21 будут низкие потенциалы. Появление низкого потенпиала на выходе элемента 18, как и в предыдущих случаях, вызовет появление высокого потенциала на выходе инвертора 15, т.е, на выходе 25 устройства, что
14 свидетельствует о завершении переходных процессов в этой фазе работы устройства.
Возврат в режим хранения осуществляется подачей низкого потенциала на адресную 19 и управления записью
23 и чтением 24 шины устройства. При этом закрываются транзисторы 2 и 3, а если переход осуществляется из режима записи, то и 6 и 7, В результате после завершения переходных процессов в устройстве на его разрядных шинах 20 и 21 появляются высокие
Составитель С.Королев
Техред М.Дидык
Редактор С.Патрушева
Корректор М.Демчик
Заказ 3665/48 Тираж 590
ВНИИПИ Государственного комитета СССР по делам изобретений и. открытий
1 13035, Москва, Ж-35, Раушская- наб., д. 4/5
Подписное
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 потенциалы, а на выходе элемента
16 — низкий потенциал, что, в свою очередь, вызовет появление высокого потенциала на выходе элемента 18 и низкого потенциала на выходе инвертора 15, т.е. на выходе 25 устройства. После этого устройство снова готово к записи или считыванию информации.
В предлагаемом устройстве признаком завершения переходных процессов в режиме записи или чтения является появление высокого потенциала на вы- ходе 25 устройства, а в режиме хранения — появление на нем низкого потенциала. Этот сигнал появляется по окончании реальных переходных процессов при любых величинах задержек транзисторов. Таким образом, в пред" ложенном устройстве индицируются моменты окончания переходных процес сов во всех режимах, что позволяет
l 1823
4 организовать его работу по реальным задержкам транзисторов.
Формула и з о б р е т е ни я
Запоминающее устройство на МОПтранзисторах по авт.св, Ф 1365129, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит элемент И, первый вход которого соединен с выходом элемента И-НЕ, а второй вход является входом управления записью устройства, блок записи, состоящий иэ трех транзисторов, двух нагрузочных элементов и двух инверторов, выходы которых соединены с затворами транзисторов первого и второго элементов записи соответственно, а входы соединены с первыми выводами соответственно первого и второго элементов наг" рузки блока записи, вторые выводы которых подключены к шине питания уст25 ройства, затворы первого и второго транзисторов блока записи соединены с выходом элемента И, стоки соединены с входами соответственно первого и второго инверторов блока записи, а истоки соединены соответственно с затвором и стоком третьего транзистора блока записи, исток третьего транзистора блока записи подключен к шине нулевого потенциала устройства, а затвор является информационным входом устройства.
