Матричный накопитель

 

Изобретение относится к полупроводниковой технике и может быть использовано в устройствах вычислительной техники, автоматики и электроники . Целью изобретения является повышение информационной емкости накопителя. Поставленная цель достигается тем, что в матричном накопителе катоды тиристоров совмещены с разрядными шинами, вьтолненными в виде скрытого полупроводникового n -слоя, разрядные аноды тиристоров нечетньт элементов памяти в каждой строке подключены к первой числовой шине, аноды тиристоров четных элементов памяти в каждой строке подключены ко второй числовой шине. Принцип работы матричного накопителя запоминающего устройства на симметричных тиристорных эле- S ментах памяти основан на использовании работы элементов памяти в квазистатическом режиме. 2 ил. W

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц 4 6 11 С 11 40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3689535/24-24 (22) 11. 01.84 (46) 15.06.88. Бюл. Ф 22 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) А.Г.Гарицын, В.В.Симоненко и В.М.Левченко (53) 681.327.66(088.8) (56) Justi W. Schuenemann, IBM, J. Reserch and Development, 1972, ч. 16, Р1.

Березин А.С. и др. Высокоэффективная биполярная БИС памяти емкостью

256 бит. Сборник научных трудов. М.:

МИЭТ, 1077, вып . 33. (54) МАТРИЧНЫЙ НАКОПИТЕЛЬ (57) Изобретение относится к полупроводниковой технике и может быть использовано в устройствах вычисли„„SU„„1403096 А1 тельной техники, автоматики и электроники. Целью изобретения является повышение информационной емкости накопителя. Поставленная цель достигается тем, что в матричном накопителе катоды тиристоров совмещены с разрядными шинами, выполненными в виде скрытого полупроводникового п -слоя, разрядные аноды тиристоров нечетных элементов памяти в каждой строке подключены к первой числовой шине, аноды тиристоров четных элементов памяти в каждой строке подключены ко второй числовой шине. Принцип работы матричного накопителя запоминающего устройства на симметричных тиристорных эле- Е ментах памяти основан на использовании работы элементов памяти в кваэистатическом режиме. 2 ил.

1403096

Изобретение относится к полупро .. водниковой технике и технике накопления информации и может быть использовано в Устройствах вычислительной техники, автоматики и электроники.

Целью изобретения является повы( шение информационной емкости накопителя.

На фиг. 1 показана топология матричного накопителя и структура одного разряда; на фиг. 2 — схема включения симметричных тиристорных элементов памяти в матричном накопителе.

Предлагаемый матричный накопитель 15 (фиг. 1) для полупроводникового запоминающего устройства на основе симметричных тиристорных элементов памяти выполняется по изопланарной технологии и содержит сформированные в 20 кремниевой подложке 1 первого (например р ) типа проводимости и эпитак сиальной пленке 2 второго (и ) типа ! проводимости четырехслоиные структуры, состоящие из эмиттера 3, объединенно- 25

ro с разрядной шиной, выполненной в виде скрытого полупроводникового слоя второго (и ) типа проводимости; из двух баз 4,5 соответственно первого (р) и второго (п) типов проводи- 30 мости, причем в элементе памяти базы

; соединены перекрестными связями, для обеспечения надежного контакта с база,ми в них сформированы высоколегированные области соответственно второго 6 (п ),и первого 7 (эмиттеры) (р ) ти;пов проводимости. Эмиттеры 7 первого, (р ) типа проводимости в элементе памяти объединены и через слой поликремния 8; контактируют с металлической (Al) числовой шиной 9, диэлектрическая пленка 10 изолирует четырехслойные вертикальные структуры одну от другой; для уменьшения сопротивления скрытой разрядной шины она шун- 45 тируется слоем металла (Al) 11 через каждые восемь элементов памяти вдоль разрядной шины.

Принцйп работы матричного накопителя запоминающего устройства на сим50 метричных тиристорных элементах памяти основан на использовании работы элементов памяти в квазистатическом режиме, что поясняется фиг, 2, где

12 — элемент памяти, 13, 14 — тиристоры, 15 — генератор тока, 16 — ключ.

Допустим, что элемент 12.ïàìÿòè, составленный из тиристоров 13 и 14, находится в состоянии "0". Для выборки строки числовой шины (9 фиг.2), в которой находится указанная запоминающая ячейка, необходимо суммарный ток хранения генератора 15 тока перераспределить между всеми элементами вдоль выбранной шины. Выборка элемента памяти в накопителе и управление им производится подачей импульсов на соответствующие разрядные шины (3 фиг. 1). При обращении к выбранному запоминающему элементу, чтобы не создавать помехи остальным элементам накопителя, все числовые и разрядные шины накопителя, кроме шин,. на пересечении которых находится выбранный элемент памяти, отключаются от питания при помощи ключей (16 фиг, 2) на период этого обращения. Информация, за- писанная в отключенных таким образом элементах памяти, сохраняется за счет сохранения заряда, накопленного на барьерных емкостях р — n-переходов, и заряда неосновных носителей в полупроводниковых областях элемента, Время сохранения информации определяется

I в основном временем рекомбинации неосновных носителей в базовых областях и лежит в зависимости от размеров элементов и параметров полупроводника в пределах от сотен наносекунд до долей миллисекунд, а так как время обращения к запоминающему элементу составляет обычно в таких накопителях десятки наносекунд, то разрушение информации, записанной в накопителе за время обращения, не происходит, а при условии, что накопленный в базах и на емкостях р-п-переходов заряд и соответствующее напряжение не уменьшится ниже некоторого порогового значения, то при подаче следующего импульса питания в элементе памяти восстанавливается состояние, предшествующее паузе.

В период, когда нет обращения к элементам накопителя, информация в нем сохраняется статически, подачей тока хранения на числовые шины и потенциалов хранения на разрядные шины.

Запись состояния "1" в элемент памяти накопителя производится подачей импульса напряжения отрицательной полярности (-1,4 В) на соответствующую разрядную шину "1" и повышением тока в числовой шине (9 фиг. 2), при этом через открытый тиристор течет ток записи "1". Считывание состояния 1" осуществляется подачей импульсов

3 140309 отрицательной полярности на разрядную шину "1" и по величине тока, те— кущего по числовой шине, считывают информацию. Запись состояния "0" про- 5 изводится подачей на разрядную шину

"0" импульса напряжения (-1,4 В) отрицательной полярности и повышением тока в числовой шине 9. При этом тиристор 13 открывается и через него течет ток записи "0". Считывание состояния "0" осуществляется аналогично считыванию состояния "1", однако при этом ток считывания отсутствует в числовой шине. 15

Формула изобретения

Матричный накопитель, содержащий симметричные тиристорные элементы, каждый из которых состоит из двух тиристоров, аноды которых попарно объединены и подключены к соответствующим числовым шинам, а катоды подключены к разрядным шинам накопителя, отличающийся тем, что, с целью повышения информационной емкости накопителя, катоды тиристоров элементов памяти смежных разрядов подключены к соответствующей разрядной шине накопителя, аноды тиристоров нечетных элементов памяти в каждой строке подключены к первой числовой шине накопителя, а аноды тиристоров четных элементов памяти в каждой строке подключены к второй числовой шине накопителя.

1403096

Составитель Л.Амусьева

Редактор О.Спесивых Техред M.ÄHäûê Корректор Л.Пилипенко

Заказ 3747

Тираж 590 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4