Программируемый дешифратор

 

Изобретение относится к вычислительной технике, а именно к дешифраторам адреса микросхем памяти, и может быть использовано при проектировании микросхем памяти с резервированием . Целью изобретения является повышение надежности и быстродействия дешифратора. Поставленная цель достигается за счет введения элементов НЕ 9 и группы элементов И-НЕ 8. В предложенном дешифраторе паразитная емкость каждой шины перезаряжается с соответствующим элементом И-НЕ 8, поэтому повышение напряжения на первых выводах перемычек 3 происходит быстрее. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (191 (11) 1 А3 (51) 4 G !! С 11/40, 8/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4 153723/24-24 (22) 0 1,12.86 (46) 30.05.88. Бюл, 9 20 (72) С.А. Фастов, Ю.И. Щетинин, С.А. Королев и А.А. Львович (53) 681 ° 327.66(088.8) (56) Патент ClllA 11 4027285, кл. 340-1662, опублик. 1977.

Патент США 1(4250570, кл. 365-200, опублик. 1981. (54) ПРОГРАМИИРУЕMblA ДЕШИФРАТОР (57) Изобретение относится к вычислительной технике, а именно к дешифраторам адреса микросхем памяти, и может быть использовано при проектировании микросхем памяти с резервированием. Целью изобретения является повышение надежности и быстродействия дешифратора. Поставленная цель достигается за счет введения элементов

HE 9 и группы элементов И-НЕ 8. В предложенном дешифраторе паразитная емкость каждой шины перезаряжается с соответствующим элементом И-НЕ S поэтому повышение напряжения, на первых выводах перемычек 3 происходит быстрее. 2 ил.

1399816

Изобретение относится к вычислительной технике, а именно к дешифраторам адреса микросхем памяти, и может быть использовано при проектиро5 ванин микросхем памяти с резервированием.

Пель изобретения — повышение надежности устройства и быстродействия при программировании дешифратора.

На фиг. 1 представлена блок-схема программируемого дешифратора; на фиг. 2 — вариант ее схемотехнической реализации.

Дешифратор содержит логические 15 ячейки 1, каждая из которых состоит из элемента 2 И, элементов 3 памяти (плавкие перемычки), одни выводы которых подключены к соответствующим адресным шинам 4, развязывающего эле-20 мента 5, формирователя 6 напряжения программирования, вход которого является входом 7 разрешения программирования ячейки 1. Дешифратор также содержит группы элементов И-HE 8 25 и элементы НЕ 9.

В микросхеме памяти с резервированием при поступлении на адресные входы адреса неисправной в основном накопителе строки основной дешифратор не должен выбирать строку по данному адресу. Вместо этого резервный программируемый дешифратор должен выбрать из резервного накопителя стРоку, соответствующую неисправной в основном накопителе. Для того, что- 5 бы осуществить эти операции, резервный дешифратор должен быть предварительно запрограммирован, т.е. в его ячейке 1 записаны адреса неисправных строк основного накопителя. Запись

40 адресов производится путем пережигания плавких перемычек 3 при повышенном напряжении питания. Только в этом случае могут бьгть включены элементы

НЕ 9 и формирователи 6, так как ста45 билитроны 10 на их входах рассчитаны на напряжение, превышающее напряжение питания рабочего режима.

Каждому адресному входу соответствуют две перемычки 3 — "прямая" и

"инверсная". Для того, чтобы записать в данном разряде 0", надо пережечь впрямую перемычку 3 и наоборот. При появлении 0 на адресном входе дан55 ного разрял» на выходе первого элемента И-HF. R данной группы установится "1", а нз яыхiiäå второго — "0", что означ Тот пт pE æèганпе прямой перемычки 3, связанной с вторым элементом И-HF. 8, При наличии "1" на адресном входе пережигается перемычка 3, связанная с первым элементом

И-НЕ 8 группы. На всех перемычках 3, относящихся к другим разрядам адреса, должен быть установлен высокий потенциал, так как в один момент времени может пережигаться только одна перемычка 3 для ограничения рассеиваемой мощности. Для этого на остальные адресные входы подается напряжение, значительно превышающее уровень " 1".

В результате на выходах элементов 9 этих разрядов устанавливается уровень

I l 11

О, переводящий и первые, и вторые элементы И-HF. 8 в состояние "1" на выходе.

Пережигание перемычки 3, у которой установлен низкий потенциал на втором выводе, производится по сигналу разрешения пережигания ячейки 1, который подается на вход 7 той ячейки 1, в которой производится пережигание перемычки 3. При этом формирователь 6, через элемент 5 задает высокие напряжения на первых выводах всех перемычек 3 данной ячейки 1. На вторых выводах перемычек 3, кроме пережигаемой, элементами И-HF. 8 также установлен высокий потенциал, поэтому сгорит только одна перемычка 3.

В предлагаемом дешифраторе снижены требования к пробивному напряжению выходного каскада, формирующего уровень "1" на выходе элемента И-HE так как в режиме пережигания выходы всех невыбранных для пережигания элементов И-НЕ 8 переводятся в состояние с высоким потенциалом. Это исключает возможность пробоя выходных элементов в каскаде, формирующем уровень

"1" на выходе элемента И-НЕ, благодаря чему повышается надежность дешифратора. По окончании пережигания перемычек первой группы И-НЕ аналогичным образом пережигается одна из перемычек

3 следующей группы и т.д. до тех пор, пока во всех ячейках 1 на каждый адресный вход не останется по одной перемычке 3.

В рабочем режиме дешифратор функционирует при напряжении питания, обеспечивающем закрытое состояние стабилитронов 10, поэтому состояние входов 7 может быть произвольным.

На вторых входах вс х лементов 8 ус1I tl та11а влиял е1 ся 1, а на IIxr) gp злеме ff

1399816 та 5 — "О". Элементы 5, 6, 9 в дальнейшей работе дешифратора не участвуют. Входы элементов И 2 оказываются подключенными через плавкие пере5 мычки 3 к адресным шинам 4 в соответствии с кодами адресов, при появлении которых на адресных входах возбуждается один из выходов программируемого дешифратора. Остальные входы элементов И 2 оказываются неподключенными, что эквивалентно установлению на ннх "1", поэтому они не окажут влияния на дальнейшую работу дешифратора. 15

При появлении на адресных входах кода адреса, записанного в одной из ячеек 1, на всех входах элемента 2 И, подключенных через перемычки 3 к адресным шинам 4, установится " 1". На 2О выходе элемента 2 И этой ячейки также установится "1", что означает выборку.

Входы элементов И 2 и остальных ячеек подключены перемычками 3 к адресным шинам 4 в соответствии с дру- 25 гим кодом. Поэтому хотя бы один из входов каждого оставшегося элемента

И 2 будет иметь низкий потенциал, На выходах этих элементов И 2 также установится низкий потенциал, оэнача- gp ющий невыборку.

Таким образом, программируемый дешифратор производит выборку адресной строки из нескольких в соответствии с записанным в нем кодом и кодом поступающего адреса.

Преимуществом предлагаемого программируемого дешифратора является повьш енная надежность и скорость программирования, получаемая за счет вве-40 дения групп двухвходовых элементов

«-HF, Я и элементов HF 9.

Формула изобретения

Программируемый дешифратор, содержащий логические ячейки, каждая из которых состоит из элемента И, выход которого является выходом дешифратора, элементов памяти, выполненных на плавких перемычках, первые выводы которых соединены с соответствующими входами элемента И, а вторые выводы соединены с информационными входами логических ячеек и подключены к адресным шинам дешифратрра развязывающего элемента, выходы которого соединены с соответствующими входами элемента И, формирователя напряжения программирования, выход которого соединен с входом развязывающего элемента, а вход является входом разрешения программирования логической ячейки дешифратора, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности и быстродействия дешифратора, в него введены элементы НЕ и группы элементов И-HE выходы которых подключены к соответствующим информационным входам логических ячеек, первые входы первых элементов И-НЕ каждой группы соединены с входом элемента НЕ и являются адресными входами дешифратора, а первые входы вторых элементов И-НЕ каждой группы соединены с выходами первых элементов И-НЕ данной группы, вторые входы элементов

И-HF. каждой группы соединены с выходом соответствующего элемента НЕ.

1399816

i Ay AnAn

Дай

Составитель Л. Амусьева

Техред М. Хода нич

Корректор А. Тяско

Редактор В. Ковтун

Подписное

Тираж 590

Заказ 267 1/52

ВНШ1ПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Ф

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4