Устройство для умножения комплексных чисел

 

Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных -i процессорах обработки цифровой информации . Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для умножения комплексных чисел , содержащее умножители 1-3, входные блоки 6 и 7 сумматоров и выходной блок 8 сумматоров, содержит умножите .ли 4 и.5 с соответствующими связями. 4 з.п. ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51 4 С 06 F 7/52

RCF(,0%311 11 Я

l3,",." ц, ИБЛ11Р" 1;У, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ГО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4198425/24-24 (22) 20.02.87 (46) 23.08.88. Бюл. У 31 (71) Московский физико-технический институт. (72) А. Л. Лилеин (53) 681.325(088.8) (56) Патент.США В 3670956, кл, 235/164, опублик. 1970.

Авторское свидетельство СССР

N 1076902, кл. G 05 F 7/52, 1982. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ KOMIJIEKСНЫХ ЧИСЖЛ

„„SU„„1418707 А1 (57) Изобретение относится к цифровой вычислительной технике и может быть использовано в специализированных процессорах обработки цифровой информации. Целью изобретения является сокращение аппаратурных затрат. Поставленная цель достигается тем, что устройство для умножения комплексных чисел, содержащее умножители 1-3, входные блоки 6 и 7 сумматоров и выходной блок 8 сумматоров, содержит умножители 4 и.5 с соответствующими связями.

4 з.п. ф-лы, 5 ил.

1418707

Изобретение относится к цифровой

ычислительной технике и может быть спольэовано в высокопроизводительных ифровых вычислительных процессорах, прежде всего, специализированных, предназначенных для цифровой обработКи сигналов.

Целью изобретения является сокра1цение аппаратурных затрат. 10

На фиг. 1 приведена схема устрой ства для умножения комплексных чисел; а фиг. 2 и 3 - схемы соответственно входного и выходного блоков сумматоров; на фиг. 4 и 5 — схемы соответст- 15 венно узла вычитания и узла сложейия.

Устройство для умножения комплексных чисел (фиг. 1) содержит первый— пятый умножители 1-5, первые входы ко 20 ,торых соединены с соответствующими выходами первого входного блока 6 сумматоров, вторые .входы — с соответ ствующими выходами второго входного .блока 7 сумматоров, а выходы умножи телей 1-5 соединены с соответствующими (,входами выходного блока 8 сумматоров.

;Входы первого б и второго 7 входных блоков сумматоров являются входами 9 и 10 операндов устройства, выход 30 выходного блока 8 сумматоров является выходом 11 устройства.

Входной блок 6 (или 7) сумматоров (фиг. 2) содержит сумматоры 12 и 13, .вычитатели 14 и .15, узел 16 сложения, 35 узел 17 вычитания, входы 18-20 групп разрядов входа входного блока сумматоо

"ров, выходы 21-25 входного блока сумматоров.

Выходной блок 8 сумматоров (фиг. 3)40 содержит сумматоры 26-28, вычитатели

29-.32, узел 33 вычитания, узел 34 сложения, выходной сумматор 35, входы

36-40 выходного блока сумматоров, выход 41 выходного блока сумматоров.

Вход 36 блока 8. соединен с входом вычитаемого вычитателя 32 с сдвигом ,на два двоичных разряда в сторону старших, два младших разряда при этом зануляются, Выходы узла 33 вычитания вычитателя 31, узла 34 суммирования и вычитателя 32 соединены соответственно со вторым, четвертым, третьим и пятым входами выходного сумматора

Ф-.

35 со сдвигом соответственно на

N/3- 2, 21Я/3-2, ÇN/3-2 и 4N/3-2 двоичных разрядов, где N-разрядность операндов. Сдвиг производится в сторону старших разрядов, младшие разряды при этом эануляются. Остальные связи, всех упомянутых узлов, сумматоров, вычитателей выполняются обычным образом без сдвига разрядов.

Узел 17 (или 33) (фиг. 4) вычитания содержит сумматор 42, вычитатель

43, входы 44 и 45 соответственно действительной и мнимой частей умньша емого узла вычитания, входы 46 и 47 соответственно МННМоА и действительной частей вычитаемого узла вычитания, выходы 48 и 49 соответственно действительной и мнимой частей результата узла вычитания.

Узел 16 (или.34) (фиг. 5) сложения содержит входы 50 и 51 соответственно действительиой и мнимой частей первого слагаемого узла сложения, входы

52 и 53 соответственно мнимой и действительной частей второго слагаемого узла сложения, выходы 54 и 55 соответственно действительной и мнимой частей результата узла. сложения, вы читатель 56 и сумматор 57.

Сумматоры 42 и 57, вычитатели 43 и 56 выполняют действия над действительными числами

Сумматоры 12, 13, 26-28, 35 (вычитатели 14-15, 29-32) являются сумматорами (вычитателями) комплексных чисел, т.е, суммируют (вычитают) отдельно действительные и отдельно мнимые части на их входах для образова- ния действительной и мнимой частей результата.

Первый — .пятый умножители 1 - 5 являются умножителями комплексных чисел. . Устройство для умножения комплексных чисел (фиг. 1) работает следующим образом.

Пусть а„, а „, и а,. — комплексные .числа, образбванные соответственно

k младшими, k средними и k старшими разрядами 3k-разрядного первого onepa a a<, т,е. и 22 а, а„+2а„„+2 а, Первый операнд а, поступает на вход 9 устройства или числа а „, а,2 и а,э поступают соответственно на входы 18-20, первого входного блока

6 сумматоров. На выходах сумматора

13 и вычитателя 14 получаем соответственно з„а„+ а, и v«а„- а °

1418707

Ь, я, - а, v =s -4m

6 5

К-2 я=ш, +2 sv +

3 {(-2

+2 яя +

2 {:-2

2 ч + ак-г

2 чя

30 х=х,-у у =у„+х

82 Ш2+ ШЪ

m2 шь

Дополнительный положительный эффект изобретения состоит в повышении быстро -. действия.

Формула изобретения

1. Устройство для умножения комплексных чисел, содержащее первый, 55

На первом, втором, третьем четвертом и пятом выходах 21 - 25 первого входного блока 6 сумматоров получаем соответственно

Ь„а„, b«8, + а«, 10

Ь{4 v {2 + 1а«, Ьв чт — 1а{2., где i - мнимая единица.

Аналогично представим второй операнд к 2К аг а22 + 2 а2 + 2 а2 поступающий на вход 10 устройства.

Числа а2{, а2 и а2> поступают соответственно на входы 18 -. 20 второго 20 входного блока 7.сумматоров. На вьиодах сумматора 13, вычитателя 14, первом, втором, третьем, четвертом и пятом выходах 21 - 25 второго входного блока 7 сумматоров получаем соответст-25 венно

3 а2, + а23 ч2 а 2{

Ь2, а2 1 Ь22 82 + а

Ь2ъ 82ъ а221

I г

Ь24 = ч22 + i822s Ь ч22 — 1а22

На выходах первого, второго, тре- З5 тьего, четвертого и пятого умножителей 1 — 5 получаем соответственно ш, Ь{{ Ь,,ш Ь,. Ъ22, 40

b{y b2>

4 b„4 Ъ 24, шя = b{> Ъ2я

Эти произведения поступают соответ- 45 . ственно на входы 36 — 40 вьиодного блока 8 суммирования. На выходах вычитателя 29, сумматора 26, вычитате ля 30 и сумматора 27 получаем соответственно 50

4 m4 " яФ 84 m4

На выходах узлов 33 и 34 вычитания и сложения вычитателя 31 и сумматора

28 соответственно получаем

Ф

ЯЧ Ч, — iV ЯЯ =Ч, +1Ч

З 2 4 Я 2 4

Число s- с выхода сумматора 28 поь ступает на вход уменьшаемого вычитателя 32, на вход вычитаемого поступает число m с выхода первого умножителя 1 с сдвигом на два двоичных разряда в сторону старших. На выходе вычитателя 32 получаем

Число ш, поступает на первый вход выходного сумматора 35, числа sv яя и v поступают соответственно на второй, четвертый, третий и пятый входы выходного сумматора 35 с сдвигом соответственно íà k-2, 2k-2 и 4k-2, двоичных .разрядов в сторону старйих.

На выходе 41 вьиодного сумматора 35 получается искомое произведение

Узел 16 (34) сложения (фиг, 5) работает следующим образом.

Пусть на входы узла 16 сложения поступают комплексные числа z, = х{ +

+ iy, и z2 = х2 + iy2, Действительные числа х „у,, у и х2 поступают соответственно на входы 50 - 53 узла 16 сложения. На выходах 54 и 55 действительной и мнимой частей результата по лучаем соответственно

Узел 17 (ЗЗ) вычитания (фиг. 4) работает следующим образом.

Пусть на его входы. поступают комплексные числа г„= х„+ 1у, и z х2 + iy2 . Числа х,, y{ y2 и х2 поступают на входы 44 — 47 узла 17 вычитания. На его выходах 48 и 49 соответственно получается

x=x{+у, y=y,-х2.

1418707

6. второй и третий умножители, выходной блок сумматоров, первый и второй

Ьходные блоки сумматоров, причем входы первого и второго операндов уст-! 5 ройства соединены с входами соответствующих входных блоков сумматоров, первый, второй и третий выходы первого входного блока сумматоров соединены соответственно с входами пер- 10 вого сомножителя первого, второго и ретьего умножителей, входы второго

Сомножителя которых соединены соответственно с первым, вторым и третьим выходами второго входного блока сум- 15 маторов, выходы первого, второго и третьего умножителей соединены соответственно с первым, вторым и третьим входами выходного блока сумматоров, выход которого является выходом уст- 20 ройства, о т л и ч а ю щ е -е с я .< Ф тем, что:, с целью сокращения аппара( турных затрат, оно содержит четвертый

И пятый умножители, причем четвертый и пятый выходы первого входного бло- 25 а сумматоров соединены соответствен- но с входами первого сомножителя четвертого и пятого умножителей, входы второго сомножителя которых соединены соответственно с четвертым и пятым 0 выходами второго входного блока сумматоров, выходы четвертого и пятого уМножителей соединены соответственно с четвертым и пятым входами выходного блока сумматоров.

2. Устройство по .п. 1, о т л и—

35 ч а ю щ е е с я тем, что входной блок сумматоров содержит два сумматора, два вычитателя, узел сложения и узел вычитания, причем вход первого 4п слагаемого первого сумматора соединен с выходом второго сумматора, вход первого слагаемого которого соединен с входом уменьшаемого первого вычитателя и является входом первой группы 45 разрядов входа входного блока сумматоров, вход второй группы разрядов входа которого соединен с входом второго слагаемого первого сумматора, с входом вычитаемого второго вычитателя и с входом вычитаемого узла вычитания, вход уменьшаемого которого соединен с входом первого слагаемого узла сложения и с выходом первого вы- читателя, вход вычитавмого которого соединен с входом второго слагаемого второго сумматора и является входом третьей группы разрядов входа входного блока сумматоров, выход второго сумматора соединен с входом уменьшаемого второго вычитателя, вход вычитаемого которого соединен с входом второго слагаемого узла сложения, вход первого слагаемого второго сум1 матора, выходы первого сумматора, второго вычитателя, выходы результата узла сложения и узла вычитания являются соответственно выходами с первого по пятый входного блока сумматоров.

3. Устройство по п. 1,. о т л и— ч а ю щ е е с я тем, что выходной блок сумматоров содержит три сумматора, четыре вычитателя, выходной сумматор, узел сложения и узел вычитания, причем первый вход выходного блока сумматоров соединен с входом первого слагаемого выходного сумматора, входы второго и третьего слагаемых и выход которого соединены соответственно с выходами результата узла вычитания и узла сложения и с выходом выходного блока сумматоров, второй вход которого соединен с входом уменъшаемого первого .вычитателя и с входом первого слагаемого первого сумматора, вход второго слагаемого которого соединен с входом вычитаемого первого вычитателя и является третьим входом выходного блока сумматоров, четвертый вход которого соединен с.входом уменьшаемого второго вычитателя и с входом. первого слагаемого второго сумматора, вход второго слагаемого которого соединен с входом вычитаемого второго вычитателя и является пятым входом выходного блока сумматоров, выход первого вычитателя,соединен с входом уменьшаемого узла вычитания и с входом первого слагаемого узла сложения, вход второго слагаемого которого соединен с входом вычитаемого узла вычитания и с выходом второго вычитателя, выход первого сумматора соединен с входом уменьшаемого тре--. тьего вычитателя и с входом первого слагаемого третьего сумматора, вход второго слагаемого которого соединен с входом вычитаемого третьего вычитателя и с выходом второго сумматора, выходы третьего и четвертого вычитателей соединены соответственно с входами четвертого и пятого слагаемых выходного. сумматора, вход пер- вого слагаемого которого и выход тре тьего сумматора соединены соответст14l 8707 венно с вэфами вычитаемого и уменьшаеиого четвертого вычитателя.

4. Устройство по пп. 2. и 3, о т5 личающе е с я тем,.что узел вычитания содержит сумматор и вычитатель, причем входы действительной и мнимой частей уменьшаемого узла вы- 0 читания соединены соответственно с входом первого слагаемого сумматора и с входом уменьшаемого вычитателя, выходы которых являются соответственно выходами действительной и мнимой 15 частей результата узла вьчитания, вховходы мнимой и действительной частей вычитаемого, которого соединены соответственно с входом второго слагаемо1

ro сумматора и с входом вычитаемого вычитателя, 5. Устройство по пп. 2 и 3,. о тл и ч а ю щ е.е с я тем, что узел сложения содержит вычитатель и сумматор, причем входы действительной и мнимой частей первого слагаемого узла сложения соединены соответственно с входом уменьшаемого вычитателя и с входом первого слагаемого сумматора, выходы которых являются соответственно выходами действительной и мнимой частей результата узла сложения, входы мнимой и действительной частей ., второго слагаемого которого соединены соответственно с входом вычитаемого вычитателя и с входом второго слагаемого сумматора.! 4! 8707

Составитель А. Клюев

Редактор Г. Волкова Техред H.Âåðåñ Корректор M. Пожо

Заказ 4154/46 . Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж 35, Раушская наб,, д, 4/5

° Ф

Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4

Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел Устройство для умножения комплексных чисел 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может найти применение в вычислительных машинах и системах повьш1енной производительности

Изобретение относится к области вычислительной техники и может быть применено в быстродействующих арифметических устройствах для выполнения операции деления чисел

Изобретение относится к вычислительной технике и может быть использовано , в частности, при создании , специализированных систем переработки информации

Изобретение относится к вычислительной технике и может быть использовано в ЦВМ последовательного действия

Изобретение относится к области , вычислительной техники

Изобретение относится к цифровой вычислительной технике и может быть использовано в арифметических устройствах для определения начального приближения к обратной величине аргумента в устройствах итерационного деления или вычисления обратной .величины нормализованного двоичного числа

Изобретение относится к вычислительной технике и предназначено для формирования тетрады суммы частичных произведений при умножении двоичных и двоично-десятичных (в коде 8-4-2-1) чисел

Изобретение относится к вьиислительной технике

Изобретение относится к вычислительной технике и может быть использовано для построения .модулей вычислителя, выполняющего операции умножения и деления двоичных чисел произвольной разрядности

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх