Устройство для вычисления систем булевых функций

 

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления значений систем булевых функций на на боре двоичных переменных. Целью изобретения является сокращение аппаратурных затрат за счет раздельной реализации подсистем функций исходной системы булевых функций. Цельизобретения достигается тем, что устройство содержит сдвигающий регистр 2, А блоков памяти 4, где А - число вычисляемых подсистем булевых функций, А регистров 6, А регистров 8 команд, элемент I-LrM 10, А элементов И 13 первой группы, (А+1)-й блок 15 памяти, счетчик 16, А элементов И 26 второй . 3 ил. Ф (Л 4 to 4 СП Щ- 75 I

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИ4ЕСНИХ

РЕСПУБЛИН

„„SU„„1424005 А 1 (51) 4 С 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4164342/24-24 (22) 13.11.86 (46) 15.09.88. Бюл. Н 34 (72) С.Л. Беляков и М.Л. Белякова (53) 681.3.06(088.8) (56) Амбарцумян А.А., Потехин А.И. и Запольский Е.H. Программируемые логические контроллеры и их применение. — Измерение, контроль, автоматизация, 1979, 11 40 (20), с. 25-33.

Балашов Е.П., Негода В.Н., Пуэанков Д,В. и др. Информационные системы: табличная обработка информации. Под ред. Е.П. Балашова и

В.Б. Смолова — Л.: Энергоатомиздат, 1985, с. 74. (54) УСТРОЙСТВО ДЛЯ ВЬИИСЛЕНИЯ СИСТЕМ БУЛЕВЬБ ФУНКЦИЙ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления значений систем булевых функций на наборе двоичных переменных. Целью изобретения является сокращение аппаратурных затрат за счет раздельной реализации подсистем функций исходной системы булевых функций. Цель изобретения достигается тем, что устройство содержит сдвигающий регистр 2, А блоков памяти 4, где А — число вычисляемых подсистем булевых функций, А регистров 6, А регистров 8 команд, элемент ИЛИ 10, А элементов И 13 первой группы, (А+1)-й блок 15 памяти, счетчик 16, А элементов И 26 второй группы. 3 ил. (::

1424005

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевих Функций.

11елью изобретения является сокра5 щение аппаратурных затрат путем раздельной реализации подсистем функций исходной системы булЕвых функций.

Ра Фиг. 1 изображена схема устрой- 10 ство, на фиг. 2 — граф-схема алгорит ма работы блока управлении, на фиг. 3 — пример граф-схемы вычисления системы булевых функций.

Устройство содержит вход 1 переменных устройств, сдвигающий регистр

2, первый адресный вход 3 блока 4 памяти, А блоков 4 памяти, где А— число r br rrrñrrëårrr rõ подсистем, второй адреспь)й вход 5 блока 4 памяти, Л

20 реги=тров 6, первый выход 7 регистров 8, Л регистров 8 команд; второй выход 9 регистра 8 команд, элемент

ИЛИ 10, вход 11 признака условного перехода блока 12 управления, блок

12 управления, А элементов И 13 перво.r руппы, вход 14 записи регистров 6, (Л+1)-й блок 15 памяти, счетшк 15, счетный вход 17 счетчика 16, вход 18 сдвиг» сдвигающего регистра

2, первый выход 19 блока 12 управле30 и. я, вход 20 устж овкп в "0 счетчик», вход 21 установки в "0" регистров 8 колы щ, вход 22 установки в 0 pal rrстров 6, вход 23 записи сдвигаыщего регистра 2, второй выход 24 35 бл ».а 12 управления, вход 25 записи регистров 8, вторую группу иэ Л элементов И 26, четвертый выход 27 блок» 12 управления, вход 28 запуска устpñ>rrñòrrë, пятый выход 29 блока 12 40 управления.

Граф-схема работы блока управления (Фпг. ?) c.одержит следующие обозна еш я микроопераций и признаков:

Л1 — микрооперация одновременного. сброса в "0" счстчика, регистров, регистров команд, записи информации в сдвигающий регистр с входов для подачи переменных, усгаиовка пРизнака готовности результата равным 0 (т.е, результат отсутствует);

Л2 — микрооперация записи в регистры команд, АЗ вЂ” микрооперация записи в регистрь 9

A4 — микрооперация одновременного сдвига сдвигающего регистра и увеличения счетчика на 1;

A5 — установка признака готовности результата равным 1;

Р— признак окончания вычислений всеми обрабатывающими блоками устройства, При P = 0 каждый иэ них получил результат.

Устройство работает следующим образом.

В исходном состоянии на входы 1 поданы значения переменных (например, с внешнего регистра), состояния всех регистров произвольны. Работа начинается с подачи импульса запуска на вход 28 блока управления, который переходит в начальное состояние и начинает обработку алгоритма управления.

После выдачи сигнала на выход 24 (микрооперация Л1) íà выходах блока

15 памяти находится содержимое ячейки с нулевым адресом (блок настроен только на чтение информации), на линии 3 находится значение первой проверяемой переменной. Таким образом, подготовлен код управления и значения обрабатываемой переменной. По адресу, образованному содержимым регистра и значением переменной, в каждом из блоков памяти считывается команда, содержащая информацию для Формирования следующего адреса (каждый из блоков памяти настроен только на считывание). При наличии "1" на входе 11 блока управления выполняется запись в регистры 6 информации с выходов 7, если этот сигнал не блокирован эначением0 на соответствующем выходе блока 15 (микрооперация АЗ).

Затем выдается сигнал нА выход 18, по которому за счет сдвига регистра

2 и увеличения на 1 содержимого счетчика 16 происходит подготовка новой обрабатываемой переменной на линии 3 и управляющего слова на выходах блока 15 ° Гсли после записи очередных команд в регистры команд на выходе

11 Формируется значение О, устанавливается значение 1 признака готовности результата и блок управления переходит в конечное состояние.

Рассмотрим работу устройства на примере вычисления системы булевых

Функций, граф-схемы вычисления которых представлены на фиг. 3, Пусть устройство имеет три обрабатывающих блока (каждый обрабатывающий блок содержит узлы 4,6,8,13 у

26 с соответствующими связями), в каждом иэ обрабатывающих блоков раздельно вычисляются подсистемы Функ1424005

"й .;) (" М (" 3

Блок 15 памяти должен хранить следующие управляющие слова (будем предполагать, что они размещены с нулевого адреса):

О) 1 0 1;

1)010, 2) 1 0 1;

3) 1 1 1, 4) 0 1 1.

Первый слева разряд соответствует первому обрабатывающему блоку, реализующему вычисление (у„,у,у 3, второй — второму блоку, реализующему вычисление (у4,у, третий — третьему блоку, реализующему вычисление

6 Т

В начале работы устройства на линии 3 находится значение х, по которому будут считаны и записаны команды в обрабатывающие блоки 1 и 3.

Обрабатывающий блок 2 в этом случае отключен. Далее в соответствии с управляющим словом из ячейки с адресом

1 значение х будет обработано лишь в обрабатывающем блоке 2 и т.д. После обработки х в обрабатывающем блоке будет получен результат и значение 0 в первом разряде регистра команд заблокирует запись в регистр команд. После обработки х результаты будет получены во всех обрабатывающих блоках, на выходе элемента ИЛИ 10 установится 0 и блок управления выдаст 1 на выходе признака готовности результата, формула изобретения

Устройство для вычисления систем булевых функций, содержащее сдвигающий регистр и блок управления, при этом вход переменных устройства подключен к информационному входу сдвигающего регистра, вход запуска устройства подключен к входу запуска блока управления, первый выход которого подключен к выходу признака завершения вычислений устройства, второй и третий выходы блока управления подключены соответственно к вхо5

50 дам записи и сдвига сдвигающего ре< гистра, о тл ич ающе е с я тем, что, с целью сокращения аппаратурных затрат за счет раздельной реализации подсистем функций исходной системы булевых функций, оно содержит Л блоков памяти, где А — число вычисляемых подсистем булевых функций, А элементов И первой группы, Л элементов И второй группы, А регистров, А регистров команд, элемент ИЛИ, счетчик и (А+ 1)-й блок памяти, при этом выход сдвигающего регистра подключен к первым адресным входам блоков памяти с первого по А-й второй выход блока управления подключен к входам установки в "0" счетчика, регистров с первого по А-й и регистров команды с первого по Л-й, третий выход блока управления подключен к счетному входу счетчика, выход которого подключен к адресному входу (А+ 1)-го блока памяти, а-й (где а — 1,...,А) выход которого подклкчен к первым входам а-х элементов И первой и второй групп, четвертый выход блока управления подключен к вторым входам элементов И с первого по Л-й первой группы, выходы которых подключены соответственно к входам записи регистров с первого по А-й, выходы которых подключены соответственно к вторым адресным входам блоков памяти с первого по А-й, выходы которых подключены соответственно к информационным входам регистров команд с первого по А-й, первые выходы которых подключены соответственно к информационным входам регистров с первого по Л-й, пятый выход блока управления подключен к вторым входам элементов

И с пе1 вого по А-й второй группы, выходы которых подключены соответственно к входам записи регистров коЭ манд с первого по А-й, второй выход а-го регистра команд подключен к третьему входу а-го элемента И и к а-му входу элемента ИЛИ, выход которого подключен к входу признака условного перехода блока управления.

1424005

Уг Уу Уд

Составитель В,Смирнов

Техред М.Ходанич

Корректор Л.Патай

Редактор A.ÌàêîBñêàÿ

Заказ 4688/51

Тираж 704

Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4