Устройство для вычисления систем булевых функций

 

Изобретение относится к автоматике и вьгчислител1,нор1 технике и предназначено для вьгтислеттия знлчснтгй систем булевых функций нп наборе двоичных цеременньк. Целько изобретения является сокращение аппаратурных затрат. Поставленная целГ) достигается тем, что устройство содержит вход 1 переменных, сдвигопьй регистр 2 данных, первьй мультиплексор 3, регистр 4 команд, регистр адреса 5, шинный формирователь 6. льтиплeксор 7, блок 8 памяти, nepiifcn i регис1 р 9, второй регистр 10, блок 11 стековой памяти, сумматор 12, блок 13 управления . 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„14240О7 А I

151 t., 06 F 7/00

ЗСЕСЖ(Щ Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4216737/24-24 (22) 17.02.87 (46) 15.09.88. Бюл. И 34 (72) С.Л.Беляков и Ю.И.Варцаба (53) 68 1.3.06 (088,8) (56) Авторское свидетельство СССР

1084782, кл. С 06 Е 7/00, 1981.

Амбруцумян А.А., Потехин А.И ., Запольский Е.Н. Программные логические контроллеры и их применение.

Измерение, контроль, автоматизация, 1979, 40(20), с.25-30. (54) УСТРОЙСТВО ЛЛЯ ИИИСЛГВИЯ СИСтд1

БУЛЕВЫХ ФУHKIPIA

/ (57) Изобретение от«осится к автоматике и вычислптелт,ной техн«ке и предназначено для вычисле«ия 2tt;3 l0«tttt систем булевых функций «а.. обере двоичяых перемен«ьг . Пеленг,зебре",ения является сокpatt!etttte аппаратур«ах затрат. Постаглеиная ц-.ль достигастся тем, что устройство содержит вход

1 переменных, слвиговый регистр 2 данных, первьй муль1иплексор 3, ре гистр 4 команд, регистр адреса 5, шинный формирователь 6. мультиплексор 7, блок 8 памяти, первь". 1 регистр

9, второй регистр 10, бг ок 11 стековой памяти, сумматор 12, блок 13 управле«ия, 3 ил.

1424007

Обобшеттттая микропрограмма работы блока уттравления содержит следующие обоэттттеттття мпкроопераций и признаков!

Є— этьттет тте гхода "-5 запуска

30 связанного с блоком 13 управ»те»»»»я, Г„ — содержимое разряда регистра ко»a»»g, соединенного с входом 26 бл тка 13 управления, 35 содержпмо» разряда регистра

/ коматтд, соедине»итого с входам т 27 блока 13 управления, ˄— мт»т»рооперация установки в начальное состояние регистров 40

2 и 5, установка признака отсутствия результата на выходе 1 i

А .- микрооперация э.тттт»си содержимого блока 8 памяти в регистр 45

4 т»оманд;

A> — мпкрооперация выбора очередной обрабатываемой переменной и подача ее на вход мультиплексора 3;

A4 — микрооперация записи в регистр

9 значений с выходов регистра

4 команд, A„- — микрооперация настройки мультиплексора 3 на прием значений с выхода регистра 2, 55

A»; — мпкрооперация записи в регистр

5 адреса с выхода мультиплексора 3 и выходов регистра 9;

Изобретение относится к автоматике и вычислительной технике и предназначено для вычисления систем булевых функций.

11елью изобретения является сокращение аппаратурных затрат.

На фиг.1 представлена схема устройства; на фиг.2 — микропрограмма работы блока управления; на фиг.3 пример органиэации подпрограммы для одинаковых участков программы.

Устройство содержит вход 1 переменных, сдвиговый регистр 2, первый мультиплексор 3, регистр 4 комдт»д, регистр 5 адреса, шинный формирователь 6, второй мультиплексор 7, блок

8 памяти, первьп» 9 и второй 10 регистры, блок 11 стековой памяти, сумматор 12, блок 13 управления, с первого по одттттттлттцтттьтт» выходы 14-24 блока 13 управления, вход 25 запуска устр<.йства, первый 26 и второй 27 входы режима блока 13.

А, — микрооперация настройки мультиплексора на прием значений с выходов регистра 5 адреса, А — мт»крооперация суммирования в сумматоре 12 значений, поступающих с выходов блока 11, и значений, поступающих с входов регистра 4 команд;

А — микрооперация настройки мультиплексора 7 на прием значений с выходов сумматора 12, А„, — микрооперация настройки мультиплексора 3 на прием значений с выхода регистра 2 сдвига, А»» — микрооперация настройки шинных формирователей 6 на передачу значений из регистра 5 адреса в блок 11; (.

А„ — микрооперация настройки блока

11 на режим записи;

А — микрооперация установки шин» ных формирователей 6 в состояние импеданса;

A — микрооперация настройки блока

11 на режим считывания;

А» — микрооперация установки признака готовности на выходе 14.

Устройство работает следующим образом, Перед началом работы блок 13 управления устанавлиэается в исходное состояние. На вход 1 подаются зчачеHIM входных переменных ° При подаче импульса запуска на вход 25 блока 13 управления . его выходов выдаются сигналы начальной установки регистров и один иэ сигналов начальной установки с"ека, а на выходе 14 устанавливается признак отсутствия результата. Кроме того, на регистр 2 подается сигнал записи в регистр 2 значений входных переменных с входов 1.

Пара разрядов Р„ и Р регистра 4 интерпретиру тся следующим образом: если Р =0, Р =О, то выполняется обработка следующей перемерт»ой; если Р =О, P =i, то выполняется выход из подпрограммы," если Р =1, Р> =О, то выполняется переход к подпрограмме," если Р =1, Р =1, то инициируется останов устройства.

Рассмотрим все эти случаи. При обработке следующей переменной блок

13 управления вырабатывает сигнал, которьп» поступает на вход управления

3 14?40 сдвигом регистра 2. Происходит сдвиг содержимого регистра 2 влево на один разряд. Значение этого разряда поступает на вход мультиплексора 3. Из мультиплексора 3 это значение пере- 5 дается на вход регистра 5 адреса (в младший разряд), В регистр 9 запись1вается информация, поступающая из регистра 4 команд . В шинные формирователи 6 из блока 13 управления пода10 ется сигнал, который устанавливает шиннъ1е формирователи 6 в состояние импеданса, при этом блок 11 отключен от выхода регистра 5 адреса (режим считывания из стека). Мультиплексор

7 настраивается на передачу значений из регистра 9. С выхода мультиплексора 7 значения поступают на адресные входы блока 8 памяти, откуда информация заносится в регистр 4 команд.

При переходе к выполнению подпрограммы происходит настройка мультиплексора 3 по управляющим сигналам, поступающим в регистр 10, которые затем передаются на управляющие входы муль25 типлексора 3, на прием значений, поступающих из регистра 4, В регистр 9 поступают значения с выходов регистра

4 (эти значения являются адресом начала подпрограммы) . С регистра 9 эти значения поступают на входы регистра

5. Блок 1 l устанавливается в режим записи, шинные формирователи 12 — в режим передачи информации от регистра 5 адреса к блоку 11 ° Мультиплексор 7 настроен на прием информации из регистра адреса. Происходит передача адреса подпрограммы иэ регистра

5 адреса и одновременная запись этого адреса в блоке 11. Через мульти- 40 плексор 7 адрес передается на адресные входы блока 8 памяти. Информация иэ блока 8 памяти передается в регистр команд. Подпрограмма продолжает свою работу до тех пор, пока не встретится 45 команда возврата из подпрограммьt, при этом шинные формирователи 6 устанавливаются в состояние импеданса, блок

11 — в режим считывания. Информация из блока 11 поступает на первый вход сумматора 12, а на второй вход сумматора поступает значение смещения из регистра 4 команд. P результате сложения адреса, записанного в стеке, и смещения получится адрес возврата.

Мультиплексор 7 настроен на прием адреса из сумматора 12. По окончании работы устройства формируется признак готовности результата и происходит останов.

07 4

Пример. Пусть имеются два фрагмента программы: а) с переменными X„ è Х и б) с переменными Х - и

Х„„ . Зти участки программы одинаковы и отличаются лишь значениями функций.

Их можно представить в виде подпрограммы, в которой вместо значений функций содержится смещение, так как оно одинаково для случая а) и б).

Рассмотрим выполнение подпрограммы для случая б).

Значения смещения следующие: А =

3% A<=4, ь=5. Пусть Х„ =О, à Qi =1.

JIo вершины Х,о программа выполняется обычным способом, а с нее начинается выполнение подпрограммы. Значение адреса вершины 10 заносится в стек.

С регистра 2 считывается Х.ю =O, осуществляется переход к вершине Х,, Считывается ее значение Х =1. Далее следует команда возврата из подпрограммы. Формируется адрес возврата

10 + Az--14 и осуществляется переход к вершине 14.

Формула и э обретения

Устройство для вычисления систем булевых функций, содержащее сдвиговый регистр, регистр адреса, регистр команд, блок памяти и блок управления, вход переменных устройства подключен к информационному входу сдвигового регистра, вход запуска устройства подключен к входу запуска блока управления, первый выход которого подключен к выходу признака готовности устройства, выход блока памяти подключен к информационному входу регистра команд, вход записи которого подключен к второму выходу блока управления, первый вход режима которого подключен к первому выходу регистра команд, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, устройство содержит первый и второй мультиплексоры, первый и второй регистры, блок стековой памяти, шинный формирователь и сумматор, при этом с третьего по шестой выходы блока управления подключены соответственно к входам записи сдвигового регистра, разрешения сдвига, регистра сдвига, записи первого регистра и к информационному входу второго регистра, первый и второй выходы которого подключены к управляющим входам соответственно первого и второго мультиплексоров, седьмой выход мультиплек1424007 сора подключен к входам установки в

"0" первого регистра, регистра адреса и регистра команд> второй и третий выходы которого подключены соответственно к второму информационному входу

5 режима блока управления и первому информационному входу первого мультиплексора, выход которого подключен к первому информационному входу регист-,, ра адреса, выход которого подключен к первому информационному входу второго мультиплексора и информационному входу шинного формирователя, управляю.ций вход которого подключен к вось15 мому выходу блока управпения, девятый, де с я тый и одиннадцатый выходы к от орого подключены соответственно к входам чтения, эаписи и установки в "0" блока стековой памяти> информационный вход-выход которого подключен к выходу шинного формирователя и первому информационному входу сумматора, выход которого подключен к второму информационному входу второго мультиплексора, выход которого подключен к адресному входу блока памяти, четвертый выход регистра команд подключен к второму информационному входу сумматора и информационному входу первого регистра, выход которого подключен к второму регистру адреса.

1424007

Составитель А.ушаков

Редактор А.Маковская Техред M.Õoäàíè÷ Корректор М.Васильева

Заказ 4688/51

Тираж 704 Подписное

В11ИИЫИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгор< д, ул. Проектная, 4