Устройство для умножения

 

Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия. Поставленная цель достигается тем, что устройство для умножения, содержащее регистры 13, 14 первого и второго сомножителей, триггеры 15, 16, управляющий регистр 8, группы элементов И 9, 10, сумматор 19, триггер 20 переноса и группу-сумматоров 21, содержит элементы ШШ 6,7, элемент И 17, группу элементов И-ЙЛИ 18 и группу распределительных ячеек 12 с соответствующими связями. 1 з.п. ф-лы 1 табл., 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН цп 4 С 06 F 7!52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4214896/24-24 (22) 23.03.87 (46) 23.09.88.Бюл, Р 35 (71) Институт кибернетикиим.В.И.Глушкова (72) И.С.Боборыкин, В.А.Вышинский, Б.М.Тихонов и Н.Б.Фесенко (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 817702, кл. С Об F 7!52, 1979

Авторское свидетельство СССР

Ф 1203512, кл. G 06 F 7/52, 1984. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

{57) Иэобретение относится к вычисли„„SU„„1425659 А1 тельной технике. Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что устройство для умножения, содержащее регистры 13, 14 первого и второго сомножителей, триггеры 15 ° 16, управляющий регистр 8, группы элементов И 9, 10 сумматор 19, триггер

20 переноса и группу. сумматоров 21, содержит элементы ИЛИ 6,,7, элемент

И 17, гручпу элементов И-ИЛИ 18 и группу распределительных ячеек 12 с соответствующими связями. 1 э.п. ф-лы

1 табл.,- 2 ил.

1425659

Изобретение относится к вычислительной технике, в частности к устройствам умножения, и может быть использовано при построении арифметических устройств электронных вычислительных машин.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена схема устройства для умножения, на фиг. 2 схема распределительной ячейки.

Устройство (фиг. 1) содержит информационный вход 1 устройства, вход

2 нулевого потенциала устройства, 15. тактовые входы 3 и 4 устройства, установочный вход 5 устройства, элемен ты ИЛИ 6 и 7, управляющий регистр 8, первую и вторую группы элементов И

9 и 10, выход 11 устройства., группу 20 распределительных ячеек 12, регистры

13 и t4 первого и второго сомножителей, триггеры 15 и 16, элемент И 17,, группу элементов И-ИЛИ 18, сумматор 19, триггер 20 переноса, группу сум- 25

lматоров 21.

Распределительная ячейка 12 (фиг. 2) содержит элементы 22-27 запрета, ,элементы И-ИЛИ 28 и 29, первый триг,гер 30 переноса, с первого по третий 30 ! информационные входы 31-33 распределительной ячейки, первый 34 и второй

35 синхровходы распределительной ячейки, второй триггер 36 переноса, первый 37 и второй 38 синхровыходы распределительной ячейки, первый 39 и второй 40 информационные выходы распределительной ячейки, первый 41 и второй 42 триггеры суммы, третий 43 и четвертый 44 инФормационные выходы 40 распределительной ячейки, первый 45

:и второй 46 управляющие входы распре,делительной ячейки.

В устройстве регистр 13 первого сомножителя, регистр 14 второго со- 45 множителя, управляющий регистр 8, триггер 20 переноса и триггеры переносов 30 и 36 и сумм 4 1 и 42 распределительных ячеек построены на двухтактных триггерах, триггеры 15 и 16 и первый триггер 30 переноса второй распределительной ячейки построены на однотактных триггерах.

Устройство для умножения работает в конвейерном режиме. В процессе ра- 55 боты оно перемножает пары и-разрядных сомножителей. Первый каскад конвейера включает формирование двухрядного кода частичных произведений, а второй каскад конвейера — суммирование двухрядного кода и получение окончательного результата. Дпя очередной пары сомножителей первый каскад конвейера выполняется одновременно с вторым каскадом для предыдущей пары.

Первые (и+1) тактов: устройство формирует двухрядный код первой пары сомножителей (первый каскад) .

Полученный двухрядный код первого произведения преобразуется в окончательный результат на следующих и тактах работы на сумматоре 19 (второй каскад) одновременно с формированием устройством в следующие и тактов. двухрядного кода, следующей пары сомножителей (первый каскад).Окончательный результат умножения очередной пары сомножителей предстваляется в виде и-разрядного кода. При этом происходит округление результата за счет того, что и младших разрядов двухрядного кода не участвуют в формировании окончательного результата.

Подключением триггеров 30 и 41 распределительных ячеек 12, хранящих двухрядный код результата, к сумматору 19 управляет управляющий регистр

8. Установка первого разряда управляющего регистра 8 в единичное состояние, а остальных (n-1) разрядов в нулевое состояние происходит в исходном состоянии путем подачи сигнала установки с входа 5 на вход установки регистра.

Сигналы с выходов разрядов управляющего регистра 8 являются разрешаю- щими для элементов 22-27 запрета распределительных ячеек.

Единичный сигнал с выхода разряда управляющего регистра B.i отключает от распределительной ячейки 12,i синC хросигналы << и 1 и переключает выходы элементов И-ИЛИ 28 и 29 от входов сумматора 21. i к входам сумматора

19 через элементы ИЛИ б и 7. В (i-1)-"й распределительной ячейке этот сигнал обнуляет в течение такта триггеры

41 и 42 суммы и триггеры 30 и 36 переносов, пропуская на входы сумматора 21.(i-1) нулевые сигналы от элементов 26 и 27 запрета.

Отключая в распределительной ячейке 12.1 синхросигналы, и единичный сигнал с выхода i†- го разо ряда управляющего регистра 8 отключа1425659

Ь Ь,Ь . а

Ь, а„а а а

Ьааа л а Ь

Ь Ь

b3

ag a

ib4 а„

/ ет также синхросигналы от всех рас пределительных ячеек 12. j, где п 1)i.

Нулевой сигнал с выхода i-ro разряда управляющего регистра 8 подклю,5 чает к распределительной ячейке 12 ° i ( синхросигналы л и 1< и переключает выходы элементов И-ИЛИ 28 и 29 от входов элементов ИЛИ 6 и 7 к входам сумматора 21. i. 10

В распределительной ячейке 12. (i-1) нулевой сигнал с выхода i-го разряда управляющего регистра 8, поступая на управляющие входы элементов 26 и 27 запрета, разрешает поступление на . 15 входы сумматора 21. i информации с триггеров 41 и 42 суммы и триггеров

30 и 36 переноса.

Значение единицы, записанное в исходном состоянии в первый разряд 20 управляющего регистра 8, через (и+1) тактов работы устройства (такт определяется суммарной длительностью син. хросигналов с„и7 ) переписывается из n-ro разряда этого управляющего регистра в его первый разряд.

В процессе работы устройства за каждые и тактов (исключая первые (и+1) тактов) с выхода суммы.сумматора 19 снимается окончательный п-раз- 30 рядный результат умножения пары праэрядных сомножителей.

Рассмотрим процесс формирования двухрядного кода произведения пары сомножителей (первый каскад конвейера)„З5

На информационный вход 1 устройства последовательно подаются первый сомножитель А= а „, aa an начиная со старших разрядов, и второй сомножитель В = Ь„, Ь ...,b„ 40 м адших разрядов.

Первый сомножитель А подается во время -действия синхроимпульсов т а второй сомножитель В подается во

С время действия синхроимпульсов Ь . 45

При этом (в темпе сдвига) на входах сумматоров формируются строки. следующей таблицы (пример для четырех разрядов) В каждом такте производятся следующие действия.

Одновременно с записью разряда в регистр 13 первого сомножителя А производится сдвиг информации в реги-. стре 13 первого сомножителя и управляющем регистра 8 на один разряд в сторону старших разрядов, В регистре

14 второго сомножителя одновременно с записью разряда второго сомножителя В производится сдвиг информации на один разряд в сторону старших разрядов.

Управляющий сигнал с выхода,элемента И-ИЛИ 18.п поступает на вторые входы группы элементов И 9, на первые входы которых через элемент

И 17 и (n-1) элементов И-ИЛИ 18 подаются сигналы с выходов соответствующих разрядов регистров 13 и 14 первого и второго сомножителя в соответствующие моменты действия синхроимпульсов -г, и е

Сигналы, управляющие формированием частичных произведений, формируют первый триггер 15, второй триггер 16 и элемент И-ИЛИ 18.п.

В результате на выходах группы элементов И 9 формируются, в соответствии с таблицей, различные по весу разрядов частичные произведения.

Во время действия синхроимпульса формируются частичные произведения для разрядов весом от младшего до среднего.

Сумматоры 21 с помощью распределительных ячеек 12 суммируют сформированные частичные произведения с промежуточными значениями сумм и переносов, которые хранятся во вторых триггерах 36 и 42 переносов и сумм распределительных ячеек.

Так как младшие по весу разряды частичного произведения формирует элемент И 9.п, а средние — элемент

И 9. 1 первой группы, то перенос распространяется от сумматора 21.п к сумматору 21. 1.

Во время действия синхроимгульса г формируются частичные произведения весом от (и+1)-го до старшего разрядов. Сумматоры 21 с помощью распределительных ячеек 12 суммируют сформированные частичные произведения с промежуточными значениями сумм и" переносов, которые хранятся в пер.вых триггерах 30 переносов и первых триггерах 41 сумм распределительных

Во время действия синхросигнала с

4 второго такта в младший разряд регистра 13 записывается значение раэ ряда а, сомножителя А!, во второй разряд регистра 13 и второй триггер .

5 14256 ячеек. Так как средние по весу разряды частичного произведения формирует элемент И 9.1 первой группь, а старшие — элемент И 9.п первой груп5 пы, то перенос распространяется от сумматора 21.1 к сумматору 21.п.

Результатом работы первого каскада конвейера является замена исход1 ныл сомножителей на два слагаемых — 10 двухрядного кода суммы частичных произведений и переноса. Последующий (второй) каскад конвейера вычисляет сумму этого двухрядного кода, которая представляет собой произведение 15 исходных сомножителей.

Таким образом, во время действия второго каскада. конвейера происходит сложение двухрядного кода, начиная с (и+1)-го разряда. Младшие разряды от- 20 брасываются (выполняется округление) .

В устройстве это осуществляется благодаря тому, что сумматор 19 суммирует двухрядный код только лишь во вре«

9 мя действия синхроимпульса C z каждо- 2Ь го иэ последующих и тактов. С выхода

1 суммы сумматора 19 последовательно снимаются, начиная с (и+1)-ro разряда, и старших разрядов результата.

Рассмотрим работу устройства для 30 умножения .

В исходном состоянии на вход $ устройства подается сигнал установки, который устанавливает управляющий регистр 8 в начальное состояние, т.е. 35 в состояние 100...0.

После этого с ®триходом синхросиг " нала - первого такта в младший разряд регистра 13 записывается значение старшего разряда а„ сомножителей А1, 4р а с приходом синхросигнала L< первого такта в младший разряд регистра

14 и в первый триггер 15 записывается значение младшего, разряда Ь„ сомножителя 81. 45

Нулевая информация, хранимая в первых триггерах ячейки 12,1, суммируется на сумматоре 19 нулевым значением переноса иэ триггера 20 переноса.

Для первой пары сомножителей А1 и

81 в следующие и тактов работы работает первый каскад конвейера.

59 6

16 сдвигается значение разряда а, сомножителя Л1. На выходе элемента И

9.1 формируется первое частичное произведение а„ Ь . На сумматоре 21.1 оно суммируется с нулевым значением суммы частичных произведений и результат записывается во вторые триггеры 36 и 42 переносов и сумм распределительной ячейки 12.1. Промежуточное значение суммы частичных произведений, получаемое во втором такте, в двухрядном коде хранится во вторык триггерах 36 и 42 переносов и сумм распределительных ячеек, Во время действия синхросигнала второго такта в младший разряд ре. гистра 14 и в первый триггер 15 записывается значение разряда Ь„ сомножителя 81, во второй разряд регистра 14 сдвигается значение разряда

b ñîìíîæèòåëÿ 81.

Информация, хранимая в первых триг- . герах ячейки 12.2, суммируется на сумматоре 19 со значением переноса иэ триггера 20 переноса.

Во время действия синхросигнала т третьего такта в младший разряд регистра 13 записывается значение разряда а сомножителя А1, во второй разряд регистра 13 и второй триггер 16 сдвигается значение разряда а сомножителя А1, в третий разряд регистра 13 сдвигается значение разряда а„ сомножителя А1.

На выходе элементов И 9.1, 9,2 формируются младшие разряды второго частичного произведения а Ь„ „,а„Ь„ „

На сумматорах 21.1, 21.2 они суммируются с промежуточным значением суммы частичных произведений и результат эапйсывается во вторые триггера

36 и 42 переносов и сумм распределительных ячеек 12.1, 12.2.

Во время действия синхросигнала Г третьего такта в младший разряд регистра 14 и в первый триггер 15 записывается значение разряда Ь сомножителя 81 во второй разряд регистра 14 сдвигается значение разряда Ъ,|, сомножителя В1, а в третий— значение разряда Ь„ сомножителя В1.

На выходе элемента И 9.2 формируются старшие разряды второго частичного произведения а„Ъ„.

На сумматоре 21.2 они суммируются с промежуточным значением суммы частичных произведений и результат записывается в первые триггеры 30 и 41 пе14256 реносов и сумм распределительной ячейки 12,2.

Информация, хранимая,в первых триггерах ячейки 12.3, суммируется на сумматоре 19 со значением переноса из триггера 20 переноса.

По синхросигналу С„ (i+1)-ro такта в младший разряд регис "pa 13 записывается значение разряда а; „ сомножители А1, во второй разряд регистра 13 и второй триггер 16 сдвигается значение разряда а „ сомножителя А1, в третий разряд регистра 13 — значение разряда а; „ сомножителя А1, в каждый следующий до (i+1)-ro разряда регистра 13 сдвигается значение предыдущего разряда сомножителя А1 в (i+1)-й разряд регистра 13 сдвигается значение разряда а„ сомножителя А1.20

На выходе элементов И 9.1-9 i формируются мпадшие разряды частичных произведений. а„Ь,...,а„„Ь

На сумматорах 21.-1-21(n-1) они суммируются соответственно со значе. ниями промежуточной суммы частичных

25 произведений и результат записывает ся во вторые триггеры 36 и 42 переносов и сумм распределительных ячеек 12.1-12. (п-1).

По синхросигналу

30 младший разряд регистра 14 и в пер. вый триггер 15 записывается значение старшего разряда сомножителя В1, в каждый следующий разряд регистра 14 сдвигается значение предыдущего разЗ5 ряда сомножителя А1, в (n-1)-й разряд регистра 14 сдвигается значение разряда Ь„ сомножитет.я В1.

На выходе элементов И 9 ° 2-9.(n-1) формируются старшие разряды различных

4р по весу разрядов частичных произведений а„ „ Ь,,...,а„ „ Ь„ .

На сумматорах 21.2-21.(n-1) они суммируются соответственно со значениями промежуточной суммы частичных произведений и результат записывается в первые триггеры 30 и 41 перено-. сов и сумм распределительных ячеек

12. 2-12. (и-1) °

Информация, хранимая в первых триггерах ячейки 12.п, суммируется на сумматоре 19 со значением переноса из триггера 20 переноса.

В это время на вход устройства начинает подаваться вторая пара сомножителей А2 и В2. Для нее через такт начинается первый каскад конвеНа выходе элементов И 9.2-9.i фор" 4В .мируются старшие разряды различных по весу частичных произведений. а,Ь„< 1,...,а,b„.

На сумматорах 21.2-21.i они суммируются соответственно со значениями промежуточной суммы частичных произведений и результат записывается в первые триггеры 30 и 41 переносов и сумм распределительных ячеек 12.212. i.

Информация, хранимая в первых триггерах ячейки 12, (i+)) суммирует ! а„Ь„,„),...,а,Ъ„- < 4) На сумматорах 21.1-21.i они суммируются соответственно со значениями промежуточной суммы частичньп произведений и результат записывается во вторые- триггеры 36.и 42 переносов и сумм распределительных ячеек 12.1 t 2. i.

По синхросигналу (i+1)-ãî такта в младший разряд регистра 14 и в первый триггер 15 записывается значение.разряда Ь„ (,„„)сомножителя В1, в каждый следующий до (i+1)-го разряда регистра 14 сдвигается значение поступивших в предыдущих тактах раз-. рядов сомножителя В1, в (i+1)-й разряд регистра 14 сдвигается значение разряда Ьд сомножителя 81.

59 8 ся на сумматоре 19 со значением переноса иэ триггера 20 переноса.

По синхросигналу n-го такта в младший разряд регистра 13 первого сомножителя .записывается значение младшего разряда сомножителя А1 во второй разряд регистра 13 и второй триггер 16 сдвигается значение разряда а сомножителя А1, в каждый следующий разряд регистра 13 сдвигается значение предыдущего разряда сомножителя

А1, в и-й .разряд регистра 13 сдвигается значение разряда а „ сомножителя А1, На выходе элементов И 9.1-9.(n-1) формируются младшие разряды различных по весу разрядов частичных произведений

9 14256 йера, который полностью совпадает с первым каскадом для первой пары. Для первой пары сомножителей А1 и 82 в следующем такте заканчивается первый каскад ковейера и через такт начинается второй каскад.

Итак, по синхросигналу (и+1)-го такта младший разряд регистра 13 за! писывается значение старшего разряда 1О а, сомножителя А2 следующей пары со| множителя. На выходах элементов И 9 формируются мпадпые разряды частичных произведений предыдущей пары сомножителей а,b»,...,апЬ„ . 15

На сумматорах 21 они суммируются соответственно со значениями промежу точной суммы частичных произведений

) и результат записывается во вторые

| триггеры 36 и 42 переносов и сумм распределительных ячеек 12.

По синхросигналу Lz (и+1)-го так| ! та в мпадший разряд регистра 14 запи,,сывается значение мпадшего разряда

i Ь„сомножителя 82. 25

На выходах элементов И 9 формиру. ются старшие разряды различных

; частичных произведений предыдущей па. ры сомножителей

|.

ЗО а Ъ,...,а„Ь„.

На сумматорах 21 они суммируются ! соответственно со значениями промежуточной суммы частичных произведений и результат записывается в первые триггеры 30 и 41 переносов и сумм рас, пределительных ячеек 12.

Информация, хранимая в первых триг:;герах ячейки 12.1, суммируется на 4р сумматоре 19 со значением переноса иэ триггера 20 переноса.

По синхросигналу 1.„(п+2) -го такта в младший разряд регистра 13 записывается значение разряда а сомножите- 45 ля А2, во второй разряд регистра 13 и второй триггер 16 сдвигается значение разряда а „ сомножителя А2. На выходе элемента И 9. 1 формируется первое частичное произ:ведение а Ь|». gp

На сумматоре 21. 1 оно суммируется с нулевым значением суммы частичных произведений и результат записывается во вторые триггеры 36 и 42 переносов и сумм распределительной ячейки 12.1. rr

Промежуточное значение суммы частичных произведений, получаемое в (n+2) -м такте, в двухрядном коде хранится во вторых триггерах 36 и 42

59 10 переносов и сумм распределительных ячеек 12.

За счет того,,что на сумматоре 19 суммирование двухрядного кода выполняется только во время действия синхросигнала,, искомый результат округляется.

По синхросигналу (n+2)-го такта в мпадший разряд регистра 14 и в первый триггер 15 записывается значение разряда Ъ„ „" сомножителя 82, во второй разряд регистра 14 сдвигается значение разряда Ь„ сомножителя

82, Информация, хранимая в первых триггерах ячейки 12.2, суммируется на сумматоре 19 со значением переноса из триггера 20 переноса. С выхода суммы сумматора 19 снимается значение и-го разряда произведения. сомножителей А1 и 81.

В это время на вход устройства начинает подаваться третья пара сомножителей А3 и 83. Для нее через такт начинается первый каскад конвейера.

Для второй пары сомножителей А2 и

82 в следующем такте заканчивается работа по первому каскаду конвейера и через такт начинается второй каскад. Для первой пары сомножителей А1 и 81 в следующем такте заканчивается второй каскад работы конвейера и получен окончательный результат в виде и-разрядного кода.

По синхросигналу Т (2п+1)-го такта в младший разряд регистра 13 записывается значение старшего разряда а сомножителя АЗ.

На выходе элементов И9 формируется младшая часть различных по весу разрядов частичных произведений предыдущей пары сомножителей а»,Ь„,...,а„Ь .

На сумматорах 2il онн суммируются соответственно со значениями промежуточной суммы частичных произведений и результат записывается во вторые триггеры 36 и 42 переносов и сумм распределительных ячеек 12.

Под действием синхросигнала |Г (2n+1)-го такта в мпадший разряд регистра 14 записывается значение младmего разряда Ь„сомножителя ВЗ.

На выходах элементов И9 формируется старшая часть различных по весу разрядов частичных произведений предыдущей пары сомножителей a„b,..., а„Ъ |„, 14256

На сумматорах 21 они суммируются соответственно со значениями промежуточной суммы частичных произведений и результат записывается в первые триггеры 30 и 41 переносов и сумм распределительных ячеек 12.

Информация, хранимая в первых триггерах ячейки 12.1 суммируется на сумматоре 19 со значением переноса из1 триггера 20 переноса. С выхода суммы сумматора 19 снимается значение старшего разряда произведения сомножителей А1 и В1.

Процесс получения результата для, 1 каждой следующей пары сомножителей аналогичен.

Таким образом, за время и .тактов устройство формирует двухрядный код очередной пары сомножителей (первый 2 каскад конвейера). Полученный двухрядный код произведения этой пары сомножителей преобразуется в окончательный результат на следующих тактах работы на сумматоре 19 (второй каскад конвейера) одновременно с формированием устройством двухрядного кода произведения следующей пары сомножителей (первый каскад конвейера). 3 низации управляющего регистра, с первыми входами элементов И второй группы и с вторым тактовым входом устройства, установочный вход которого соединен с входом установки управляющего регистра, выходы разрядов которого соединены со вторыми входами соответствующих элементов И второй группь, выход первого разряда регистра первого сомножителя соединен с первым входом элемента И и с информационным входом второго триггера, вход разрешения приема которого соединен с первым тактовым входом устройства, выходы i-x разрядов регистров первого и второго р сомножителей (i=2...n, и — разрядность сомножителя) соединены соответственно с первыми входами первой и второй групп (. -1)-ro элемента И-ИЛИ группы, первые входы первой и второй

5 групп n-ro элемента И-ИЛИ группы соединены соответственно с выходами первого и второго триггеров, первый тактовый вход устройства соединен с вторыми входами первых групп элементов р И-ИЛИ группы, с вторым входом элемента И и с первым синхровходом первой распределительной ячейки группы, второй синхровход которой соединен с . входом синхронизации регистра второго сомножителя, с вторыми входами вторых групп элементов И-ИЛИ группы и с вторым тактовым входом устройства, выходы элемента И и элементов ИИЛИ с первого по (n-1)-й группы соединены соответственно с:первыми входами элементов И первой группы, вторые входы которых объединены и соединены с выходом n-ro элемента И-ИЛИ группы, выход переноса первого сумматора группы соединен с первым информационным входом второй распределительной ячейки группы, выход переноса

К-ro (К = 2...n-1) сумматора группы соединен с вторым информационным входом (К-1)-й и с первым информационным входом (К+1)-ой распределительных ячеек группы, выход переноса иго сумматора группы соединен с вторым информационным входом (n-1)-й распределительной ячейки группы, выход,переноса сумматора соединен с информационным входом триггера переноса, выходы суммы сумматоров группы соединены с третьими информационными вхо1. Устройство для умножения,. содержащее регистры первого и второго сомножителей, две группы элементов

И, группу сумматоров, управляющий регистр, сумматор, триггер переноса и два триггера, причем информационный вход устройства соединен с входом 4р младшего разряда регистра первого сомножителя, вход синхронизации которого соединен с первым тактовым входом устройства, входы первых слагаемых сумматоров группы соединены с выхода- 45 . ми соответствуюцих элементов И первой группы, первый тактовый вход устройства соединен с входом разрешения при- . ема триггера переноса, выход которого соединен с входом первого слагаемого g сумматора, выход суммы которого является выходом устройства, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит группу элементов И-ИЛИ, элемент И, два элемента ИЛИ и группу распределительных ячеек, причем информационный вход устройства соединен с входом младшего разряда регистра второго соФормула изобретения

59 12 множителя и с информационным входом первого триггера, вход разрешения при-, ема которого соединен с входом синхро1З 14256 дами соответствующих распределИтельных ячеек группы, первые информационные выходы распределительных ячеек группы соединены соответственно с

Входами первого элемента ИЛИ, вторые нформационные выходы распределительых ячеек группы соединены соответтвенно с входами второго элемента

ЛИ, выходы первого и второго злемен- 10 ов ИЛИ соединены соответственно с ходом второго слагаемого и входом ереноса сумматора, третьи и четверые информационные выходы распределиельных ячеек группы соединены с 15 ходами вторых слагаемых и -переносов оответствующих сумматоров группы, ервый и второй синхровходы i-й расределительной ячейки: группы соеди, ены соответственно с первым и вторым 20 инхровыходами (i-1)-й распределительый ячейки группы, выход первого элеента И второй группы соединен. с ервым управляющим входом первой расределительной ячейки группы и с вто- 25

ым управляющим входом и-й распредеительной ячейки группы, выход п-го. з лемента И второй группы соединен с входом первого разряда управляющего регистра, выход i-ro элемента И вто- 30

1 рой группы соединен с вторым управ-! ляющим входом (i-1)-й распределительцой ячейки группы и с первым управляющим входом i-й распределительной ячейки группы, первый информационный в од первой распределительной ячейк группы и второй информационный в од и-й распределительной ячейки группы соединены с входом нулевого потенциала устройства.

2, Устройство по п. 1, о т л и ч а ю щ е. е с я тем, что распределительная ячейка содержит шесть элементов запрета, два элемента И-ИЛИ, дВа триггера переноса и два триггера суммы, причем выход первого элемента запрета соединен с входами разрешения приема второго триггера переноса и второго триггера суммы, с первым синхровыходом распределительной ячейки, с первыми входами первой группы первого и второго элементов И-ИЛИ, выход второго элемента запрета соединен с

14 входом разрешения приема первого триггера суммы, с первыми входами вторых групп первого и второго элементов И-ИЛИ и с вторым синхровыходом распределительной ячейки, выходы первого и второго триггеров переноса соединены соответственно с вторыми входами первой и второй групп первого элемента И-ИЛИ, выходы первого и второго триггеров суммы соединены соответственно с вторыми входами первой и второй групп второго элемента И-ИЛИ

) выход первого элемента И-ИЛИ соединен с информационными входами третьего и пятого элементов запрета, выход второго элемента И-ИЛИ соединен с информационными входами четвертого и шестого элементов запрета, информационный вход первого триггера переноса соединен с первым информационным вхо- дом распределительной ячейки, информационный вход второго триггера переноса — с вторым информационным входом распределительной ячейки, информационные входы первого и второго триггеров суммы соединены с третьим информационным входом распределительной ячейки, выходы третьего, четвертого, пятого и шестого элементов запрета являются соответственно первым, вторым, третьим и четвертым информационными выходами распределительной ячейки, управляющие входы первого, второго, третьего и четвертого элементов запрета соединены с первым управляющим входом распределительной ячейки, управляющие входы пятого и шестого элементов запрета соединены с вторым управляющим входом распределительной ячейки, информационный вход первого элемента запрета соединен с первым синхровходом распределительной ячейки, информационный вход второго элемента запрета соединен с вторым синхровходом распределительной ячейки, причем в распределительных ячейках, кроме второй, выход второго элемента запрета соединен с входом разрешения приема первого триггера переноса, во второй распределительной ячейке выход первого элемента запрета соединен с входом разрешения приема первого триггера переноса.

1425659

Составитель А.Клюев

Редактор Г.Гербер Техред М.Ходанич Корректор М.Демчик

Тираж 704 Подписное

В11ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4770/46

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4