Устройство для вычисления тригонометрических функций с плавающей запятой

 

Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации тригонометрических функций в специализированных быстродействующих цифровых вычислительных машинах. Целью изобретения является повьпиение точности вычислений за счет реализации таблично-алгоритмического мето

СОЮЗ СОВЕТСНИХ

СОЯИАЛИСТИЧЕСНИХ

РЕСПУБЛИН g 4 G 06 F 7 /548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 4143423/24-24 (22) 31. 10.86 (46) 23.09.88. Вюл. М 35 (71) Таганрогский радиотехнический институт им. В,Д. Калмыкова (72) В.Е.Золотовский, P.Â.Êîðîáêîâ и И.А.Семерникова (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 711556, кл. G 06 F 1/02, 1978.

Авторское свидетельство СССР

В 1168921. кл. G 06 F 1/02, 1983.

„„SU„„1425661 А1 (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ФУНЩИЙ С ПЛАВАЮЩЕЙ

ЗАПЯТОЙ (57) Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации тригонометрических функций в специализированных быстродействующих цифровых вычислительных машинах.

Целью изобретения является повышение точности вычислений за счет реализации таблично-алгоритмического мето1425661 да вычислений. Устройство содержит вход 1 первого аргумента, входной регистр 2 аргумента, вход 3 второго аргумента, входной регистр 4 порядка, сдвигатель 5, блоки памяти значений функции 6,1, 6.2, 6.3, 6.4 группы блоков памяти 6, „ первый коммутатор

7, схему сравнения 8, элементы И 9 первой группы, элементы И 10 второй группы, блок 11 управления, тактовый вход 12, выход 13 готовности, Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации тригонометрических функций в специа-! лизированных быстродействующих цифровых вычислительных машинах.

Целью изобретения является повышение точности вычислений за счет ! реализации таблично-алгоритмического метода вычислений.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2пример реализации схемы сравнения;

, на фиг, 3 " то же блока нормализа, ции; на фиг. 4 - то же, блока управ ления. е

Устройство содержит вход 1 первого аргумента, входной регистр 2 аргумента, вход 3 второго аргумента, входной регистр 4 порядка, сдвигатель

5, блоки памяти значений функций

6.1 — 6.4. группы блоков 6 памяти, первый коммутатор 7,.схема 8 сравнения, элементы И 9 первой группы,. элементы И 10 второй группы, блок 11 управления, тактовый вход 12, выход

13 готовности, второй коммутатор 14, третий коммутатор 15, блок 16 адресуемых регистров, умножитель 17, первый сумматор 18, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 19 группы, первый выходной регистр 20, блок 21 нормализации, второй выходной регистр 22, второй сумматор 23, третий выходной регистр 24, первый выход 25 результата, второй

Выход 26 результата, третий выход

27 результата, четвертый выход 28 результата. второй коммутатор 14, третий коммутатор 15, блок 16 адресуемых регистров, умножитель f7, первый сумматор

18, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 19 группы, первый выходной регистр 20, блок нормализации 2 1, второй выходной регистр 22, второй сумматор 23, третий выходной регистр 24, первый, второй, третий, четвертый выходы

25, 26, 27, 28 результата соответственно. 4 ил.

Схема 8 сравнения содержит первый элемент И 29, первый элемент

ИЛИ 30, второй элемент И 31, первый выход 32, третий элемент И 33, четЯ вертый элемент И 34, второй элемент

ИЛИ 35, пятый элемент И 36, второй выход 37. Блок 21 нормализации содержит элементы И 38-42 с первого по пятый, элемент НЕ 43, элементы И 441О 48 с шестого по десятый, элементы И

49-51 с первого по третий соответственно, выход 52 порядка, сдвигатель

53, выход 54 мантиссы. Блок 11 управления содержит триггер 55, элемент

И 56, тактовый вход 57, счетчик 58, вход 59 анализа порядка, блок 60 памяти микрокоманд. Блок 16 адресуемых регистров с входным коммутатором может быть реализован, например, 2О на микросхеме КР1802 ПР1.

Устроьйтво работает следующим образом.

С входа первого аргумента во входной регистр 2 аргумента записывается мантисса, с входа второго аргумента во входной регистр порядка записывается порядок. В схеме 8 сравнения формируются признаки IIPE., ПР2 (ПР=1, если порядок -7, ПР2=1, если по30 рядок g -16)

Пуст -7 (II„ < О. Тогда в сдвигателе 5 формируется аргумент в естественной форме, который поступает на входы группы блоков 6 памяти, где

35 формируются значения я>n х соя х, s1n x cos x . Вычисление функций зж х, соз х организуется циклами,.

Цикл 1. Первый коммутатор 7 выби- рает значение sin x< второй комму- о

1425661 а.

Ъ татор 14 выбирает cos x . Под воздействием сигналов Р1 запускается умножитель 17 и произведение здп х,, соз х записывается в первый регистр блока 16 адресуемых регистров. . Цикл 2. Аналогично коммутаторы 14 и 15 выбирают соэ х„и sin x„ ° Произ-. ведение cos x, sin x„ записывается во второй регистр блока 16 регистров.

Цикл 3. Коммутаторы 14 и 15 выбирают cos х, cos х и производится их перемножение. Одновременно в блоке 16 регистров выбираются значения вз.п х cos х и соз х„ ° sxn х, сумми-. руются в первом сумматоре 18 и значение . sin (х + х, ) записывается в первый регистр. Произведение cos x

cos хе записывается в третий регистр блока 16 адресуемых регистров.

Цикл 4. Коммутаторы 7 и 14 выбирают sin x sin х . Формируется их про изведение и записывается во второй регистр блока 16.

Цикл 5. Коммутаторы 7 и 14 выбирают младшую часть аргумента х„„; из блока 16 адресуемых регистров выбирается sin (х + х ), и они перемножаются. 3а время умножения нв блока

16 адресуемых регистров выбираются созх„cos х и sin x sin х и в первом сумматоре 18 формируется их разность и записывается в третий регистр. Сформированное произведение хц4 sin (х + х ) записывается во второй регистр.

Цкил 6. Коммутаторы 7 и 14 выби,рают х„, и соз(х + х ) и начинается их перемножение. Одновременно из блока 16 адресуемых регистров выбирается cos (х g + х<) и х„ц sin(x 4 +

+ х ), они вычитаются в первом сумматоре 18 и разность, равная cos x, записывается в первый выходной ре. гистр 20. Произведение х„„ cos(xq +

+ х ) записывается в третий регистр, Выполнение циклзв завершено. Из блока 16 адресуемых регистров вызывается s3n(x< + х ) и хщ соя (х. + xg) в первом сумматоре 18 они складываются. Сформированная величина sin x нормализуется. Порядок sin х проходит через второй сумматор 23, не меняясь, и записывается в третий выходной регистр 24. С выходов 25-28 считывается результат.

Пусть теперь -7) П„ -16. В этом случае потребуется три цикла.

Цикл 1. Первый коммутатор 7 выбиРд рает px ° 2 1, второй коммутатор

flax

14 выбирает — p х ° 2 . В умножи

2 .5 теле 17 формируется произведение

1 и як р х 2., которое помещается s первый регистр блока 16 регистров.

Цикл 2. Первый коммутатор 7 выбирает х. Второй коммутатор 14 вы1 йа бирает 2 / х ° 2, и начинается их перемножение. 3а время пере.множения третий коммутатор 15 выбира1

15 ет 1,0, из блока 16 регистров вы1

1 п

1 бирается — — Pc х 2 и они вычи2

Э таются. Полученная разность с выхода первого сумматора 18 записывается

2р в первый выходной регистр 20. Сфорs иь мированное произведение -1- с х 2

2 записывается в первый регистр блока

16 регистров.

Цикл 3. Коммутатор 7 выбирает

3 як коммутатор 14 p x ° 2

9, пм они перемножаются, и р х 2 записывается во второй регистр.

3р Коммутатор 15 выбирает уах, из блока 16 адресуемых регистров вы1 Ъ бирается 6 + х ° 2 . В первом сумматоре 18 формируется разность

1 2йх

35 6 и х — — — у» х 2 (cr=1) . Bo втором сумматоре 23 производится коррекция порядка. Нормализованные мантис: сы и порядок sin x записываются в выходные регистры 22 и 24 °

Пусть Пр1=0, ПР2=1 ° В этом случае третий коммутатор 15 выбирает 1,0, которая проходит через первый сумматор 18, не меняясь, и записывается в первый выходной регистр 20. В сле. дующем такте коммутатор 15 выбирает у х. Мантисса также, не меняясь, проходит через блок 21 нормализации и записывается во второй выходной регистр 22. Одновременно порядок Пх проходит через второй сумматор 23 и записывается в третий выходной ре гистр 24.

ФоРмула изобретения

Устройство для вычисления тригонометрических функций с плавающей запятой, содержащее входной регистр

1425661 аргумента, сдвигатель, два коммутатора, умножитель, два сумматора, первый блок памяти значений функции и три выходных регистра, причем вход

Первого аргумента устройства соедиен е информационными входами входнс -, о регистра аргумента, выход первого лока памяти значений функции соедиен с первым информационным входом 10 ервого коммутатора, о т л и ч а юе е с я тем, что, с целью повыения точности вычислений, в него ведены второй, третий и четвертый лаки памяти значений функции, входой регистр порядков, схема сравнения, ок адресуемых регистров, третий оммутатор, группа элементов ИСКЛЮ"

ЩЕЕ ИЛИ, блок нормализации, две руппы элементов И и блок управле- 20 ия, причем выходы входного регистра ргумента соединены с информационным ходом сдвигателя, вход управления неличиной сдвига которого соединен выходами элементов И первой груп" 25 группа первых входов которых оединена с выходом входного региста порядков, информационные входы которого соединены с входом второго аргумента устройства, выход входного регистра порядка соединен с входом цервого операнда схемы сравнения и в одами первой группы элементов И

alropoA группы, первый выход группы старших разрядов сдвигателя соединен с адресными входами первого и второго блоков памяти значений функции, второй выход группы старших разрядов сдвигателя соединен с адресныaxopanm третьего H eTaepToro 40 б оков памяти значений функции, выхЬды младших разрядов сдвигателя соедИнены с вторым информационным вхо.дом первого коммутатора, третий информационный вход первого коммутатора соединен с выходами сдвигателя, четвертый и пятый информационные вхо." ды которого соединены соответственно с выходом второго блока памяти значений функции и входом первой константы устройства, первый информационный вход второго коммутатора соединен с выходами сдвигателя со сдвигом на один разряд в сторону младших разрядов, второй и третий информационные вкоды второго коммутатора соединены с выходами соответственно третьего и четвертого блоков памяти значений функции, четвертый информационный вход второго коммутатора соединен с первым выходом блока адресуемых регистров., выходы первого и второго коммутаторов соединены с входами соответственно первого и второго сомножителей умножителя, выход которого соединен с первым информационным входом блока адресуемых регистров, второй информационный вход которого соединен с выходом первого сумматора, первый и второй выходы блока адресуемых регистров соединены соответственно с входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с первым информационным входом третьего коммутатора, второй и третий информационные входы третьего коммутатора соединены с выходами сдвигателя и входом второй константы устройства, выходы третьего коммутатора и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с входами соответственно первого и второго слагаемых первого сумматора, выход которого соединен с информационным входом первого выходного регистра и входом блока нормализации, выходы мантиссы и порядка которого соединены соответственно с информационным входом второго выходного регистра и входом первого слагаемого второго сумматора, вход второго слагаемого которого соединен с выходами элементов И второй группы, выход второго коммутатора соединен с информационным входом. третьего выходного регист1 ра, выходы первого,.второго, третьего регистра и шина логического нуля соединены с выходами соответственно первого, второго, третьего и четвертого результатов устройства, первый и второй выходы схемы сравнения соединены с входами анализа порядков блока управления, вход запуска и тактовый вход которого соединены с одноименными входами устройства, первый, второй и третий выходы блока управления соединены с управляющими входами первого, второго и третьего коммутаторов, четвертый и пятый выходы блока управления соединены с входами адреса„ блока адресуемых регистров, шестой выход блока управления соединен с вторыми входами элементов И первой группы, седьмой выход блока управления соединен с вторьыи входами !. элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, восьмой выход блока управления соединен с вторыми входами элементов И

7 1425661 Я второй группы, девятый выход блока ды блока управления соединены со управления соединен с синхронизирую- стробирующими входами умножителя и щими входами второго, третьего выход- синхронизирующими входами адресуемых ного регистров, десятый выход блока регистров блока соответственно, триуправления соединен с синхронизирую- надцатый выход блока управления соещим входом первого выходного регист- динен с выходом сигнала готовности ра, одиннадцатый и двенадцатый выхо- устройства.!

42566!

Составитель С.Куликов

Техред М.Ходаиич Корректор М Немчик

Редактор Г.Гербер

Тираж 704 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4770/46

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4