Устройство вычисления функции @

 

Устройство вычисления функции у е может быть использовано в специальных цифровых устройствах с фиксированной запятой. Целью изобретения является расширение области применения устройства за счет увеличения диапазона изменения аргумента. За счет введения в известное устройство сумматора, мультиплексора, элемента И, линии задержки, счетчика адресов команд область применения - устройства расширена в двА раза, причем значения аргумента лежат в диапазоне jx( 1 . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

50 4 G 06 F 7 548

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4264063/24-24 (22) 16.06.87 (46) 30.11.88.Вюл. У 44 (72) И.П.Галабурда и П.В.Ильин (53) 681.325(088.8) (56) Авторское свидетельство СССР

N 1260946, кл. G 06 F 7/548, 1985.

Авторское свидетельство СССР

Ф 1257639, кл. G 06 F 7/548, 1985. (54) УСТРОЙСТВО ВЫЧИСЛЕНИЯ ФУНКЦИИ у-= (57) Устройство вычисления функции

ÄÄSUÄÄ 1441392 А1 у = е может быть использовано в специальных цифровых устройствах с фиксированной запятой. Целью изобретения является расширение области ,применения устройства за счет увеличения диапазона изменения аргумента.

За счет введения в известное устройство сумматора, мультиплексора, элемента И, линии задержки, счетчика адресов команд область применения устройства расширена в два рава причем значения аргумента лежат в диапазоне l !с 1. 1 ил.

1441392

Изобретение относится к вычислительной технике и может быть использовано в специальных цифровых устройствах с фиксированной запятой.

Целью изобретения является расширение области применения устройства за счет увеличения диапазона изменения аргумента.

На чертеже изображена блок-схема устройства.

Устройство содержит блок 1 памяти констант, блок 2 памяти команд, регистр 3 аргумента, умножитель 4, .триггер 5, счетчик 6 адреса констант,.15 генератор 7 импульсов, сумматор 8, коммутатор 9, элемент И 10, элемент

1 1 задержки, счетчик 12 адреса ко.манд, Работа предлагаемого устройства 20 основана на использовании алгоритма приближенного вычисления функции е путем разложейия в ряд в диапазоне

1 х (1. Разложение реализуется по схеме Горнера. 25

Аргумент функции х в устройстве представлен в дополнительном коде в виде

0, х ïðè,х О;

1,.х при х "- О, ЗО (х, если х — О; где х,„=1 1+x, если х с. О, е"", если х 0 откуда е = е ". е, если х «О.

Устройство работает следующим образом.

В исходном положении на вход регистра 3 аргумента подано значение аргумента,в блоке 1 памяти констант размещены соответствующим образом коэффициенты разложения, в блоке 2 памяти команд записаны .соответствующие микрокоманды, триггер 5 находится в нулевом состоянии. Управляющий сиг45 нал пуска устройства переводит триггер 5 в единичное состояние, сигнал с выхода которого разрешает прохождение серии сигналов с генератора 7 импульсов через элемент И 10. Кроме того, по сигналу пуска устройства на счетчик 12 адреса команд заносится начальный адрес микропрограммы работы устройс1ва.

По сигналу с выхода элемента И 10 на соответствующих выходах блока 2

55 формируются сигналы управления работы устройства. Последовательность сигналов в одном цикле следующая.

Первым формируется сигнал на выходе признака начальной установки, затем признака суммирования, далее признака выбора нового коэффициента и

М раз на выходе признака умножения, где М вЂ” разрядность. Указанных циклов формируется К вЂ” по количеству членов разложения. Кроме того, при отрицательном аргументе дополнительно в последнем цикле одновременно с сигналом признака выбора нового коэффициента формируется признак канала коммутации. После выдачи последнего признака суммирования формируется сигнал признака окончания.

Работа устройства для положительного аргумента функции происходит следующим образом.

По сигналу с выхода признака суммирования блока 2 памяти команд производится считывание соответствующих констант из блока 1 памяти констант и сложение их на сумматоре 8 с результатом умножителя 4. По сигналу с выхода признака нового коэффициента на счетчике 6 адреса констант формируется новый адрес блока 1 памяти констант. По сигналам с выхода признака умножения блока 2 памяти команд на тактовом входе умножителя формируется серия из тактовых сигналов, под действием которых в умножителе 4 формируется произведение содержимого сумматора 8 с аргументом, если на выходе признака канала коммутации блока 2 памяти команд сигнал отсутствует, или с константой е- в противном случае.

По сигналу с выхода признака окончания блока 2 памяти команд триггер 5 устанавливается в исходное состояние и вырабатывается сигнал конца работы устройства.

Формула изобретения

Устройство вычисления функции у е", содержащее триггер, генератор импульсов, блок памяти команд, в йсчетчик адреса коистант, блока памяти констант, регистр аргумента и умножитель, причем выход счетчика адреса констант соединен с адресным входом блока памяти констант, о т л ич а ю щ е е с я тем, что, с целью расширения области применения эа счет увеличения диапазона изменения аргумента, в него введены элемент И„ элемент задержки, счетчик адреса коСоставитель А.Зорин

Техред M.äèäbê

Корректор Л.Пилипенко

Редактор Е.Копча

Заказ 6289/52

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 14413 манд, сумматор и коммутатор, причем вход пуска устройства соединен с входом установки в "1" триггера, выход которого соединен с первым входом

5 элемента И, второй вход которого соединей с выходом генератора импульсов, выход элемента И соединен с входом разрешения считывания блока памяти команд и входом элемента задержки, 1ð выход которого соединен со счетным входом счетчика адреса команд, информационный вход которбго соединен с входом начального адреса микрокоманд устройства, щсод пуска которого 15 соединен с входом разрешения записи счетчика адреса команд, выход которого соединен с адресным входом блока памяти команд, выход признака начальной установки которого соединен с входом установки умножителя и входом установки счетчика адреса констант, счетный вход которого соединен с выходом признака выбора нового коэффициента блока памяти команд, выход 25 признака суммирования которого соединен с входом разрешения чтения блока

92 памяти констант и тактовым входом сумматора, вход первого слагаемого которого соединен с выходом блока памяти констант и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом регистра аргумента, информационный вход и выход знака которого соединены соответственно с входом аргумента устройства и входом знака счетчика адреса команд, выход признака умножения блока памяти команд соес динен с тактовым входом умножителя, вход множимого которого соединен с выходом коммутатора, управляющий вход которого соединен с выходом признака канала коммутации блока памяти команд, выход признака окончания вычислений которого соединен с выходом сигнала окончания устройства и входом установки в "О" триггера, выход умножителя соединен с входом второго слагаемого сумматора, выход которого соединен с входом множителя умножителя и информационным выходом устройства.