Многовходовое суммирующее устройство

 

Изобретение относится к области вычислительной техники и может быть использовано в специализированных процессорах для обработки информации в реальном масштабе времени. Целью изобретения является повьшение быстродействия устройства. Устройство реализует алгоритм параллельного по словам и разрядам суммирования чисел . Устройство содерткит (N - 2)-разрядные параллельные сумматоры. Поставленная цель достигается за счет введения новых связей в подключении входов параллельных сумматоров к /входам разрядов слагаемых и к выходам других сумматоров. Это позволяет существенно уменьшить число каскадов задержки в формировании суммы, а также применить в устройстве параллельные сумматоры с возможностью ускорения переноса. 1 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) 01) (51) 4 G 06 F 7/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4101633/24-24 (22) 02.06.86 (46) 30.11.88. Бюл. В 44 (7 1) Московский инженерно-физический институт (72) В.М.Черников (53) 681. 325 (088 ° 8) (56) Карцев М.А., Брик В.А. Вычислительные системы и синхронная арифметика. M. Радио и связь, 1981, с. 295, рис. 6. 3. 2.

Авторское свидетельство СССР и 898422, кл. G 06 Р 7/50, 1980. (54) МНОГОВХОДОВОЕ СУММИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано в специализированных процессорах для обработки информаций в реальном масштабе времени. Целью изобретения является повышение быстродействия устройства. Устройство реализует алгоритм параллельного по словам и разрядам суммирования чисел. Устройство содержит- (И вЂ” 2)-разрядные параллельные сумматоры. Поставленная цель достигается за счет введения новых связей в подключении входов параллельных сумматоров к входам разрядов слагаемых и к выходам других сумматоров. Это позволяет существенно уменьшить число каскадов задержки в формировании суммы, а также применить в устройстве параллельные сумматоры с возможностью ус" корения переноса. 1 ил.

С:

1441386

Изобретение относится к вычислительной технике и может быть использовано в специализированных процессорах для обработки информации в

5 реальном масштабе времени.

Целью изобретения является повышение быстродействия устройства. а

На чертеже приведена структурная схема многовходового суммирующего 1р устройства для случая суммирования девяти чисел (N = 9).

Многовходовое суммирующее устройство содержит (N — 2)-разрядные сум маторы 1, имеющие входы 2 слагаемых 15 и выходы 3 двухрядного кода результата.

Устройство работает следующим образом.

Разряды М слагаемых подаются íà 2р входы 2 устройства. При этом разряды первого слагаемого поступают на входы начального переноса сумматоров

1, а разряды 1-ro слагаемого (1 (1 25

2, 3. ..,, И) — на входы (2 -х Л разрядов (1 + 1 — 2 (-)- го слагае(2! мого сумматоров 1. Сигнал, сформированный на выходе i-ro разряда (i = 30

1, 2, ..., N — 3) суммы j-ro сум11!1 + Л матора 1, приходит на вход

ГМ+ Й го рааряяа (1 а !! + i — 2 — !-го

2 35

N i слагаемого (j-) -го сумматора 1,При, 2 этом i-й разряд j-ro сумматора 1 осуществляет сложение пЕременных с 40 !

+1 весовым коэффициентом 2 . Ha выходах (N — 2)-ro и (N — 1)-го разрядов суммы сумматоров 1 формируются разряды двухрядного результата, поступающие на выходы 3 устройства. 45

Повышение быстродействия достигается за счет сокращения числа пересылок информации между сумматорами с N — 3 до M — 1, где M = ) 1ор (!!1-1)(, а также эа счет того, что в параллельном сумматоре имеется воэможность повышения быстродействия за счет ускорения переноса.

Формула изобретения

Многовходовое суммирующее устройство, содержащее (N — 2)-разрядные сумматоры, где N — количество суммируемых чисел, причем вход переноса младшего разряда каждого сумматора соединен с соответствующим разрядом первого слагаемого устройства, первый вход i-ro разряда, где i = 1, 1N- 1

° ° ° 2 каждого j Го сумматора соединен с (j + i — 1)-м разрядом (2i)-ro слагаемого устройства, второй вход первого разряда каждого сумматора соединен с соответствующим разрядом третьего слагаемого устройства, выходы суммы и переноса старmего разряда каждого сумматора соединены с выходами соответствующих разрядов двухрядного кода результата устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, второй вход i-ro разряда, ГN - 11! где 3. = 2, ..., (2 J, каждого

j-го сумматора соединен .с (j + i — 1)-м разрядом (2i + 1)-ro слагаемого устройства, выход i-ro разряда (i = 1, ..., N — 3) суммы j-го сумматора соединен с (N + i + 1 + 2 Ф

N+ П И!1+ i )-м входом f -ro разрядa (1 2 3-ro c aTopa

1441386

° Ф °

Составитель А. Степанов

Техред M.Äèäüù Корректор Л. Пилипенко

Редактор Е.Копча

Заказ 6289/52

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4