Устройство для умножения

 

Изобретение относится к области вьиислительной техники и может быть использовано для умножения га-разрядных чисел, представленных в кодах Фибоначчи, или чисел, в которых множимое представлено в коде Фибоначчи, а множитель - в двоичном коде. Цель изобретения - расширение функциональных возможностей за счет выполнения умножения чисел, представленных в 1 коде Фибоначчи, на числа,представленные в двоичном коде. У.стройство содержит два регистра 1,9, генератор 2 последовательности обобщенных чисел Фибоначчи, два блока 3,10 удвоения, пять коммутаторов 4-8, регистр 12 множителя, два сумматора 11, 13, регистр 14 частичных произведений. Введение второго блока удвоения и трех коммутаторов позволяет осуществлять умножение чисел,представленных в 1 коде Фибоначчи, на числа, представленные в двоичном коде -без их предварительного преобразования в 1 код Фибоначчи. 2 табл., 1 ил. с б (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 С 06 Р 7/49

Р л !

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4276427/24-24 (22) 06. 07.87 (46) 15.12.88, Бюл. Н- 46 (72) А.П.Стахов, А.А.Козак, В.А.Лужецкий, А.И.Черняк, В.П.Иалиночка и А.Е.Андреев (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1137459, кл. С 06 F 7/49, 1983.

Авторское свидетельство СССР

Ф 1254469, кл. G 06 Р 7/49, 1984. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для умножения тп-разряд. ных чисел, представленных в кодах

Фибоначчи, или чисел, в которых множимое представлено в коде Фибоначчи, а множитель — в двоичном коде. Цель

„„ЯУ„„1444?51 изобретения — расширение функциональньтх возможностей за счет выполнения умножения чисел, представленных в 1 коде Фибоначчи, на числа, представленные в двоичном коде. Устройство содержит два регистра 1,9, генератор 2 последовательности обобщенных чисел Фибоначчи, два блока 3,10 удвоения, пять коммутаторов 4-8, регистр 12 множителя, два сумматора 11, 13, регистр 14 частичных произведений. Введение второго блока удвоения и трех коммутаторов позволя= ет осуществлять умножение чисел, представленных в 1 коде Фибоначчи, на числа, представленные в двоичном коде -без их предварительного преобразования в 1 код Фибоначчи. 2 табл., 1 ил.

1444751

Изобретение относится к вычислительной технике и может быть использовано для умножения m-разрядных чисел,представленных в I коде Фибонач чи, на и-разрядное двоичное число и на и-разрядное число, представленное в I коде Фибоначчи.

Цель изобретения — расширение функциональных возможностей устройства за счет выполнения умножения чи< сел, представленных в I коде Фибоначчи, на числа, представленные в двоичном коде.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит первый регистр (Р ) 1, предназначенный для записи

Г удвоенных частичных произведений, ге- 20 нератор 2 последовательности обоб— щенных чисел Фибоначчи (ГПОЧФ),предназначенный для последовательного формирования обобщенных чисел Фибоначчи с нечетными номерами, первый 25 блок 3 удвоения (Б Удв),предназначенный для удвоения обобщенных чисел

Фибоначчи с четными номерами и первого члена последовательности обобщенных чисел Фибоначчи или для удво- 30 ения предьдущего частичного произ— ведения, коммутаторы (КМ) 4-8,предназначенные для коммутации информа— ционных сигналов при умножении на двоичный множитель или на фибоначчи-, евый множитель, второй регистр (Рг) 9, предназначенный для хранения сформированной сумматором и блоком 3 удвоения последовательности обобщенных чисел Фибоначчи, второй блок 10 уд- 40 воения (Б Удв), предназначенный для удвоения содержимого второго регистра, первый сумматор (СМ) 11, предназначенный для формирования последовательности обобщенных чисел Фибо- 45 наччи с четными номерами или суммы двух частичных произведений, регистр

12 множителя (РГИН), в котором хранится код множителя, второй сумматор (CM) 13, предназначенный для получения суммы частичных произведений, регистр 14 частичных произведений (РГЧП), предназначенный для хранения промежуточных сумм, вход 15 начальной установки устройства, 55 вход 16 синхронизации устройства, вход 17 записи кода устройства, вход

18 множимого устройства, вход 19 признака кода устройства, вход 20 множителя устройства и выход 21 устройства.

Устройство работает следующим образом.

Рассмотрим работу устройства для умножения целых чисел на примерах умI ножения числа 60, представленного в I коде Фибоначчи, на число 37, представленного в одном варианте в

I коде Фибоначчи, а во втором — в

Двоичном коде °

Рассмотрим работу устройства при умножении числа 60 на число 37, представленных в I коде Фибоначчи, при этом на входе 19 признака кода устройства находится сигнал логической единицы, который подключает выход генератора 2 последовательности обобщенных чисел Фибоначчи к входу сумматора 11, выход блока удвоения — к входу сумматора 11, выход сумматора 11 — к входу регистра 9, выход регистра — к входу блока

3 удвоения.

В исходном состоянии на входе 20 множителя находится код множителя, на входе 18 множимого находится код множимого, на выходе генератора 2 последовательности обобщенных чисел

Фибоначчи, регистра 9, сумматора 13 и регистра 14 частичных произведений находится код нуля, íà входе 17 записи кода находится сигнал разрешения записи кодов сомножителей в генератор 2 обобщенных чисел Фибоначчи и в регистр 12 множителя, на выходе блока 3 удвоения и сумматора 11 находится код удвоенного множимого.

С приходом на вход 16 синхронизации первого синхрониэирующего импульса генератор 2 обобщенных чисел Фибоначчи формирует первое число последовательности чисел Фибоначчи, при этом в регистр 9 записывается код удвоенного множимого, а регистр 12 множителя записывается код множителя. Если в младшем и-ом разряде регистра 12 множителя записана единица, то сумматор 13 производит сложение кода, поступающего с выхода генератора 2 последовательности обобщенных чисел Фиббоначчи и кода, поступающего с выхода регистра 14 частичных произведений. Если в (п-1)-ом разряде записана единица, то сумматор 13 производит сложение кода,поступающего с выхода регистра 9 и кода, поступающего с выхода регист44751

15

25

40

50

55 з 14 ра 14 частичных произведений. Если в двух младших разрядах регистра 12 множителя записаны два нуля, то коммутатор 8 пропускает нулевой сигнал на вход сумматора 13. Затем под действием следующего синхроимпульса происходит сдвиг кода множителя на два разряда в сторону младших разрядов в регистре 12 множителя и формирова— ние очередной пары. обобщенных чисел

Фибоначчи генератором 2 обобщенных чисел Фибоначчи и блоком 3. удвоения совместно с . сумматором 11.

Процесс умножения оканчивается после того, как будут выдвинуты из регистра 12 множителя все разряды кода множителя. При этом результат умножения будет находиться в регистре 14 частичных произведений, откуда он поступает на выход 21 устройства.

Состояния генератора 2 обобщенных чисел Фибоначчи, блока 3 удвоения, I сумматора 11, регистра 9, сумматора 13, регистра 12 множителя и регистра 14 частичных произведений, соответствующие каждому такту работы устройства, приведены в табл.1. .Рассмотрим работу устройства при умножении числа 60 на число 37, ко.торое представлено в двоичном коде.

При этом на входе 19 признака кода устройства находится сигнал логического нуля, который подключает выход регистра 1 к входу сумматора 11 и к входу коммутатора 8, выход блока 10 удвоения — к входу регистра 1 и к входу блока 3 удвоения, выход блока 3 удвоения — к входу регистра 9

В исходном состоянии на входе 20 множителя находится код множителя, на входе 18 множимого находится код множимого, на выходе регистра 1, на выходе блока 10 удвоения, на выходе сумматора 11, на выходе регистра 9, на выходе сумматора 13 и на выходе регистра 14 частичных произведений находится код нуля, на входе 17 записи кода находится сигнал разрешения записи кодов сомножителей в регистр 1 и в регистр 12, на выходе блока 3 удвоения находится код удвоенного множимого. С приходом на вход 16 синхронизации первого синхронизирующего импульса в регистр 1 записывается код множимого, .а в регистр 12 — код множителя. Если в. младшем и-ом разряде регистра 12 множителя записана единица, то сумматор 13 производит сложение кода, поступающего с выхода регистра 1, и кода, поступающего с выхода регистра 14 частичных произведений.

Если в (n-1)-ом разряде записана единица, то сумматор 13 производит сложение кода, поступающего с выхода регистра 9„ и кода, поступающего с выхода регистра 14 частичных произведений. Если в двух младших разрядах регистра 12 множителя записаны две единицы, то сумматор 13 производит сложение кода, поступающего с выхода сумматора 11, и кода, поступлощего с выхода регистра 14 частичных произведений. Если же в двух младших разрядах регистра 12 множителя записаны два нуля, то коммутатор 8 пропускает нулевой сигнал на вход сумматора 13. Затем под действием следующего синхроимпульса происходит сдвиг кода множителя на два разряда в сторону младших разрядов в регистре 12 множителя и формирование соответствующих значений кода множимого для следующего такта работы устройства. Процесс умножения оканчивается после того, как будут выдвинуты из регистра 12 множителя все разряды кода множителя.При этом результат умножения будет находиться в регистре 14 частичных произведений, откуда он поступает на выход 21 устройства. Состояние регистра 1, блоков 3 и 10 удвоения, сумматора 11, регистра 9, сумматора 13, регистра

12 множителя и регистра 14 частичных произведений, соответствующие каждому такту работы устройства, приведены в табл.2.

Формула изобретения

Устройство для умножения, содер-. жащее генератор последовательности обобщенных чисел Фибоначчи, первый блок удвоения, первый коммутатор,первый регистр, первый и второй сумматор, регистр множителя и регистр.час- . тичных произведений, выход которого соединен с выходом устройства и входом первого слагаемого первого сумматора, выход которого соединен с информационным входом регистра частичных произведений, вход начальной установки которого соединен с входами начальной установки регистра множителя и первого регистра, выход кото51

Таблица 1

12 MHOKHTBJIH

13 8 53 2

0 0 0 0 0 0 0 0 0 0 0

120

120

0 60 0

1 0 60

2 0 180

240

300 120 0 1 0 0 0 0 1 0 0 0

780 300 180 0 0 1 0 0 0 0 1 0

2040 780 180 0 0 0 0 1 0 0 0 180

600

3 0 480 . 1560

4 0 1260 4080 5340 2340 2220 0 0 0 0 0 0 1 0 180

5 0 3300 10680 13980 5340 2220 0 0 0 0 0 0 0 0 2220

5 14447 рого соединен с первым информационным входом первого коммутатора, выход которого соединен с входом второго слагаемого первого сумматора, информационный вход регистра множителя соединен с входом множителя устройства, вход множииого которого соединен с первыми информационными входами генератора последовательности обобщенных чисел Фибоначчи и первого блока удвоения, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей эа счет выполнения умножения чисел, представленных в I коде Фибоначчи, на числа, представленные в двоичном коде, в него введены второй регистр, второй блок удвоения, второй, третий, четвертый и пятый коммутаторы, причем вход начальной установки устройства соединен с входами начальной установки второго регистра, генератора последовательности обобщенных чисел

Фибоначчи и первого регистра, вход 26 синхронизации которого соединен с входаии синхронизации устройства, ре-, гистра частичных произведений, генератора последовательности обобщенных чисел Фибоначчи и второго регистра, gp первый информационный вход которого соединен с входом множимого устройства, вход записи кода которого соединен с входами записи кода регистра множителя, генератора последова- 35 тельности обобщенных чисел Фибоначчи и второго регистра, второй информационный вход которого соединен с вторым информационным входом первого блока удвоения, выходом второго ком- 40 мутатора и вторым информационным входом генератора последовательности обобщенных чисел Фибоначчи, выход которого соединен с первым информационным входом третьего коммутатора, выход которого соединен с вторым инфор мационным входом первого коммутатора и входом первого слагаемого второго сумматора, выход которого соединен с третьим информационным входом первого коммутатора и первым информационным входом четвертого коммутатора, выход которого соединен с информационным входом первого регистра, выход которого соединен с первыми информационными входами второго блока удвоения, выход которого соединен с вторым информационным входом второго коммутатора, управляющий вход которого соединен с входом признака кода устройства и управляющими входами третьего, четвертого н пятого коммутатора, второй информационный вход которого соединен с выходом первого блока удвоения и вторым информационным входом четвертого коммутатора, вторые информационные входы второго и третьего коммутаторов соединены соответственно с выходами второго блока удвоения и второго регистра, выход пятого коммутатора соединен с входом второго слагаемого второго сумматора, выходы последнего н предпоследнего младших разрядов регистра множителя соединены соответственно с первым и вторым управляющими входами первого коммутатора, четвертый информационный вход которого соединен с входом нулевого потенциала устройства.

144475) Таблица 2

Вход 18 РГ В Удв 3

РгЧп 14

В Удв 10

СИ 11 РГ9 так32 16 8 4 2 1 та

О 60 О 120 О

О О О О О О О О О О

1 О 60 480 240 180 !20 60 1 О 0 1 О 1 О

О 240 1920 960 720 480 300 О О 1 О О 1 60

3 О 960 7680 3840 2880 1920 2220 О О О О 1 О 300

4 О 3840 30720 15360 46080 7680 2220 О О О О О О, 2220

Редактор А. Р евин

Заказ 6506/47

Производственно-полиграфяческое предприятие, r. Ужгород, ул. Проектная, 4

I 1 LI I

Составитель Е.мурзина

Техред М.Ходанич Корректор M,По)ко

Тира)к 704 Подпис но е

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская наб., д. 4/5